兩萬字看懂先進封裝

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

自半導體工業誕生以來，積體電路就一直被封裝在封裝件中。最初的想法主要是保護內部脆弱的矽片不受外部環境的影響，但在過去的十年中，封裝的性質和作用發生了巨大的變化。雖然晶片保護仍然重要，但它已成為封裝中最不引人關注的作用。

本文探討了封裝領域最大的變化，即通常所說的先進封裝。先進的含義並沒有明確的定義。相反，該術語廣泛涵蓋了多種可能的封裝方案，所有這些方案都比傳統的單晶片封裝複雜得多。先進封裝通常封裝了多個元件，但組裝方式卻千差萬別。

在這種討論中，經常會提到 2.5D 或 3D 封裝，這些描述指的是內部元件的排列方式。

本文首先討論了從外部觀察到的封裝型別，然後向內討論了高階封裝所整合的基本元件。之後，將更詳細地探討每個元件。大部分討論將涉及高階軟體包的各種組裝過程。文章最後探討了任何技術討論都必須涉及的四個主題–工程師如何設計先進封裝、如何對其進行測試、先進封裝的總體可靠性影響以及任何安全影響。

文章還簡要討論了兩個相關的廣泛話題。首先是鍵合。雖然這是封裝的一個必要組成部分，但它本身也是一個很大的話題，在此不作詳細討論。其次是不屬於積體電路但可能包含在封裝中的各類元件。光學元件和 MEMS（微機電系統）是兩個突出的例子，每種元件都有自己的一套考慮因素，可能超出本電子書的範圍。因此，我們將再次對它們進行高層次的討論。

為什麼要採用先進封裝？

先進封裝是隨著時代的發展而不斷提高整合度的。在這種情況下，不是整合到一個晶片上，而是將多個元件整合到一個封裝中。這樣做的動機與幾個不同的趨勢直接相關，儘管這些趨勢往往相互交織。一個趨勢是晶片的使用越來越多，另一個趨勢則是共同封裝光學器件的發展停滯不前。這兩個例子典型地說明了推動整個運動的兩個主要問題–頻寬和功率。成本也可能是推動晶片的一個因素，但這是晶片所特有的，儘管使用了任何晶片，完全計算成本的先進封裝可能仍然很昂貴。

更高的頻寬

這裡的頻寬是指元件交換資料的速度，尤其是訪問記憶體時的速度。更快的物理通訊機制（如 PAM4 和 PAM8）是解決方案的一部分，但在這一點上，頻寬的增加是來之不易的。

在訊號速度既定的情況下，提高頻寬的另一種方法就是提供更多的訊號 . 印刷電路板（PCB，又稱印刷線路板或 PWB）提供了一套給定的線路和間距規則，限制了可以相鄰執行的訊號數量。在印刷電路板上增加層數有助於佈線，但在一定程度上會增加成本，而且更長、更迂迴的佈線也會阻礙速度……。

封裝內可實現的尺寸比印刷電路板上的尺寸要大得多，因此可以容納更多的訊號。這正是高頻寬儲存器（HBM）的價值所在–匯流排比印刷電路板寬得多。距離也更短，允許採用更先進的訊號技術。

關於要佈設多少訊號線的問題，其實與“海濱帶”（beachfront）的概念密切相關。海濱帶是以每平方毫米可用的I/O數量來衡量的，它受封裝內部的線寬/線距規則（line/space rules）以及晶片焊球尺寸的影響。過去的晶片多使用外圍焊盤（peripheral pads）作為I/O介面，而現代晶片則廣泛採用焊球陣列（ball arrays）。這些焊球中，最外層的幾排可以作為匯流排中的相關I/O使用，但能使用的行數受到限制，主要取決於從內層引出線路的難易程度。

理論上講，任何一個焊球都可以被引出，但如果是用於匯流排，所有訊號必須儘可能匹配，以減少匯流排內的時延偏差（skew）。正是這種對訊號匹配的要求，限制了可以構成單一匯流排的焊球行數。而焊球間距（ball pitch）也會影響單位邊緣長度（每mm²）的I/O數量。此外，如果對噪聲控制有較高要求，還可能需要在訊號之間加入接地線（ground lines），這也會進一步限制可用的佈線資源。

降低功耗

降低功耗是另一大動力，它與訊號必須傳輸的距離直接相關。較長的軌跡需要更多的訊號能量，以確保資料以足夠好的狀態到達終點，從而被準確接收和解釋。

在封裝內傳輸的訊號要比在 PCB 上傳輸的訊號多得多，但由於傳輸距離是以毫米而不是釐米為單位，因此可以降低驅動強度，從而節省能量 . 由於訊號數量較多，淨能量可能仍然較高。在這種情況下，頻寬動機（如果不僅僅是節省空間的話）將是更重要的動機，即犧牲總功率來換取更高的效能 .但即便如此，每個訊號的功率也會降低。

封裝型別

半導體行業已開發出無數種積體電路 (IC) 封裝。大多數封裝都包含一個晶片，既能保護晶片不受周圍環境的影響，又能將晶片安裝到印刷電路板上。我們將不討論大多數封裝型別。

“先進封裝 "是一個含糊不清的術語，有些無益。在任何給定的時間點，最新的封裝技術，不管是什麼，都可以被稱為先進 . 因此，今天人們對先進包裝的期望在未來可能會發生變化。本報告將從狹義上界定正在討論的封裝型別 .

通孔式封裝與表面貼裝式封裝

舊式封裝的引腳可以穿過印刷電路板上的鑽孔 . 這些封裝更簡單，適用於更簡單的電路板 . 它們的組裝方法是將所有元件放在電路板的頂面，然後透過波峰焊工藝進行焊接，熔化的焊料 “波峰 ”會輕輕擦拭電路板的底部，粘附在適當的焊盤上，並向上進入封裝引線周圍的孔中，形成可靠的連線。

這是一項成熟的技術，而且成本相對較低。缺點是隻有電路板的頂面可以安裝元件，而通孔和焊波使得在背面組裝成為不可能。表面貼裝技術消除了穿過電路板的引腳，從而解決了這一難題。取代引腳的是封裝外部的焊球。所有這些元件都被放置在電路板上，並經過一個熱迴圈，使焊球輕微熔化（或迴流），從而與印刷電路板表面的焊盤實現乾淨的連線。這樣，印刷電路板的背面就可以放置其他元件了。

這裡討論的封裝型別通常具有大量連線，引腳柵陣列 (PGA) 和球柵陣列 (BGA) 就是高引腳數封裝的兩個例子。前者是通孔封裝，後者是表面貼裝封裝。

本文只關注表面貼裝技術，BGA 是符合其餘標準的封裝中使用最廣泛的一種。

圖 1：針柵陣列與球柵陣列。左圖顯示封裝底部，引腳用於穿過 PCB 上的孔。右圖顯示錶面貼裝等效結構，焊球安裝在 PCB 表面。請注意，陣列不必完全填充引腳或焊球。

邊緣引線與引線陣列

老式封裝技術的工作原理是使用導線將晶片鍵合焊盤連線到引線框架，引線框架將訊號從晶片的鍵合焊盤傳輸到封裝引腳。這些鍵合焊盤都位於晶片的邊緣，由此產生的引腳也位於封裝的邊緣。

這種安排限制了晶片的尺寸，因為晶片上鍵合焊盤的最小尺寸和間距取決於導線的尺寸，而不是矽工藝。需要大量連線的極小電路可能需要為鍵合焊盤留出很大的空間，以至於晶片尺寸只能由焊盤而不是晶片上的電路來決定。

對於數百或數千個連線而言，在邊緣上引線將導致巨大的封裝，並且由於連線和引線框架的長度而導致可怕的效能。相反，現代的大型封裝採用陣列引線（在 BGA 中為球）。如果裸片非常大，陣列引線可以來自裸片上的邊緣焊盤，或者裸片本身可以有一個球陣列，電路繞過球陣列 .

圖 2：焊盤受限晶片的頂檢視。晶片的尺寸由外圍的焊盤決定。除非移除焊盤，否則縮小中間的電路不會導致晶片尺寸減小。

單元件與多元件

將多個晶片整合到一個封裝中可能有很多原因，與使用多個封裝相比，單個晶片在 PCB 上佔用的空間更小，由於連線更短，效能更高，效率更高，在許多情況下，可能需要更少的 PCB 連線。

後一種效應與多年前在晶片上的門數和由此產生的 I/O 數量之間建立的一種關係有關，這種關係被稱為倫特法則，它認為隨著晶片上門數的增加，I/O 數量也會增加，但速度不會那麼快，這是因為許多連線仍在晶片內部。

封裝也會產生同樣的效果，如果兩塊晶片本來是分開封裝的，但它們之間存在連線，那麼這些連線就會從印刷電路板上消失，因為它們是在封裝內部建立的。

圖 3：左圖顯示兩個晶片共享五個連線。如果這兩個晶片共封裝，那麼這五個共享連線將在封裝內部進行，並從封裝的引線中消失。

令人困惑的 RDL 概念

許多封裝都包含所謂的再分佈層或 RDL。最初的概念是將訊號從一種模式路由到另一種模式（通常是從晶片封裝的引線或球模式到印刷電路板上的著陸模式）的幾層互連層。當封裝上的連線間距過於緊湊，無法滿足印刷電路板上的線路和空間規則時，這一點就變得尤為重要。RDL 對於接收這些訊號並將其分散開來是必要的。

這是總體思路，適用於大多數先進封裝 . 但是，許多元件都可以起到重新路由訊號的作用，包括中間膜和封裝基板 . 從技術上講，這些都是 RDL . 但 RDL 一詞似乎有更具體的用法，指的是在裸片金屬層上方新增路由層，在裸片鈍化後新增，或在裸片背面新增，重新路由矽通孔（TSV）。

一般來說，它們有幾層由有機樹脂製成，只提供訊號重路由功能。這種 RDL 的定義較為有限，不允許元件嵌入無源元件或其他元件，而內插器則可以做到這一點。

扇入與扇出

由於老式技術將導線從晶片焊盤連線到引線框架，訊號無處可去，只能遠離晶片，印刷電路板上的封裝佔位面積大於其所包含的晶片，用現在的話說，訊號從晶片向外發散。

先進的封裝技術包括使用 RDL，可以將訊號路由到任何地方 . 如果晶片的連線很少，則可以在晶片下方佈線，這樣形成的封裝僅比晶片本身稍大一些 . 這種封裝技術被稱為晶片級封裝 (CSP)，是儘可能小的實用封裝技術，因為它不可能比晶片更小。晶片尺寸的 1.2 倍以下的任何尺寸都被稱為晶片級封裝。在這種情況下，訊號從晶片邊緣向內傳輸，因此這種技術被稱為扇入技術（fan-in）。

與此相反的是扇出，即一些引線遠離晶片，使封裝比晶片大（即使一些訊號也扇入）。即使是單個晶片也有必要這樣做，因為 PCB 設計規則要求晶片上的連線點之間的距離要比焊盤遠得多。

最後，先進的封裝工藝包括面板製造 . 這是一種較大的矩形電路板，實際上與印刷電路板類似，但尺寸更大。

圖 4：扇入與扇出。左圖顯示所有訊號都被路由至封裝中心，這是由於訊號數量有限而實現的。右圖顯示扇出，其中一些訊號路由至晶片之外。使用扇出時，一些訊號仍然可以向內路由。

總之，就本文而言，先進封裝的特點如下：

使用表面貼裝技術（可能是 BGA 或相關技術）；
具有凸點陣列而非邊緣連線；
封裝多個元件（CSP 除外）；以及
具有扇出 RDL 或其他將訊號從晶片引出的元件。

先進封裝元件

舊式封裝的元件往往很少：基板、引線框架、晶片，然後是模塑化合物（塑膠封裝）或其他外殼。先進封裝以這種結構為基礎，但增加了一些元件：

基板提供了封裝內容物與印刷電路板之間的連線，封裝最終將連線到印刷電路板上。
用焊料製成的焊球構成 PCB 連線 .
中間膜的作用與基板類似，但它們通常可以容納更小的金屬線間距，而且凸點可以形成比球更多的連線。
微凸塊是晶片與另一晶片或中間膜之間更小的連線。
根據中介軟體材料的不同（將在下文討論），橋接器可提供安裝在中介軟體上的元件之間的連線。

除了這些基本元件外，還可以新增其他元件，例如用於管理熱量的元件……。

圖 5：基本先進封裝元件。與所有封裝一樣，它包含一個基板。它還包括一箇中介層，元件安裝在中介層上並相互佈線。微凸塊將晶片連線到中介層，凸塊將中介層連線到基板，球將基板連線到 PCB。

2D、2.5D 和 3D

在將多個元件整合到先進封裝中時，業界已開發出一種維度概念，雖然並非嚴格準確，但有助於描述封裝中元件的排列方式。二維 (2D) 並不常見，但它指的是標準封裝中的預設排列方式，即晶片直接放置在基板上。2.5D 是指將多個晶片佈置在一箇中介層 (interposer) 上。該中介層位於主基板上方，因此存在一些垂直方向的距離——相當於半維的距離。

3D 指的是將元件堆疊在一起。當今最好的例子就是 HBM，它由多個記憶體晶片堆疊而成，看起來就像一個大記憶體。但 AMD 等公司也使用這種方法將其 V-Cache 放在計算晶片之上，預計未來還會有更多類似的異構例項。

現實世界中的設計往往是 2 .5D 和 3D 的結合，通常稱為 3 .5D 。例如，可能會有一個或多個計算晶片和一個或多個 I/O 晶片與 HBM 堆疊相鄰排列。圖 5 和圖 6 展示了這種組合。

圖 6：先進封裝中的 3D 堆疊 HBM。單個 HBM 單元包含多個獨立的薄型儲存器晶片，這些晶片透過小間距微凸塊進行通訊。TSV 將訊號從頂部晶片向下傳輸到底部晶片。如圖所示，處理器位於 2.5D 配置中的 HBM 旁邊。

封裝基板

封裝所用的基板與印刷電路板相似，但它們與高密度互連 (HDI) 印刷電路板最為相似。與印刷電路板一樣，它們由電介質層和金屬層交替組成。因此，它們也類似於半導體的線路後端 (BEOL)，後者也是由電介質層和金屬層交替組成。但基板的特點是採用有機電介質，而不是氧化物。印刷電路板和基板之間的區別更多在於尺寸而非材料。

圖 7：封裝基板的橫截面。它與 PCB 非常相似，由多層金屬構成，金屬層之間由有機電介質層隔開。不同型別的通孔可實現金屬層之間的連線。

基板通常以核心為起點，核心是一層剛性的有機電介質，兩面都有銅。基板的結構是新增式的，這意味著基板是透過新增材料製成的–在這種情況下，是建立額外的電介質層和金屬層。這也是該工藝的另一個描述性名稱：堆積工藝。

金屬層有兩種功能：一種是將訊號從封裝內的晶片連線處傳輸到印刷電路板上的焊接連線處；另一種是將訊號從封裝內的晶片連線處傳輸到印刷電路板上的焊接連線處。根據訊號的路徑，可能需要一層或多層。通孔提供金屬層之間的連線，有三種類型：

通孔（或通孔）在成品基板的兩面都可接入。
盲孔只有一面可以訪問，在內部層上終止。
埋孔的起點和終點都在內部層上，基板外部無法訪問。

微通孔是直徑小於 150 微米的簡單通孔。這種通孔密度更大，但更難製作，需要雷射鑽孔和更高的精度 . 對於較窄的 “桶”，還必須考慮高寬比（高度與寬度之比），因為電鍍到高寬比孔中更加困難。

金屬層的另一個作用是作為電源和地平面。它們主要為封裝中的元件提供電源穩定性。但對於高頻訊號或高效能電路（噪聲是它們的大敵）來說，這些平面起著遮蔽作用，使金屬層不會透過介質發生相互作用。接地線也可以在訊號之間的單層上佈線，以減少訊號之間的串擾。

在印刷電路板上，這些層對於建立具有可控阻抗的帶狀或微帶線路也是必不可少的。基板尺寸較小，這種結構就不太常見，因為作為傳輸線的訊號較少。例如，6 GHz 訊號的波長約為 50 毫米，因此在傳輸該頻率的訊號時，需要考慮將長度超過 25 毫米（半波長）的跡線作為傳輸線。只有最大的封裝尺寸在這個範圍內，而且很少有訊號在這個範圍內。仔細的佈線可以將跡線保持在足夠低的位置。但如果需要控制阻抗，接地平面可以起到輔助作用。

材料選擇

基底有兩種主要材料在加工後保留下來，即電介質和金屬。金屬絕大多數是銅，用焊料進行連線。在無鉛環境中，SAC（錫/鋁/銅）焊料占主導地位 .

與金屬相比，電介質提供了更多選擇 . 最常見的兩種介質是可加熱固化的不同形式的環氧樹脂（也稱為熱固性樹脂）.FR-4（也稱為 FR4）是迄今為止最著名的 PCB 樹脂。FR “代表阻燃；”4 "由美國電氣製造商協會（NEMA）指定。它是一種複合材料，由浸漬了環氧樹脂的玻璃纖維布組成。

如需更高效能，可使用 BT 環氧樹脂（雙馬來醯亞胺三嗪的縮寫）。根據玻璃化溫度（Tg）（即樹脂開始迴流並失去結構完整性的溫度），它更耐高溫。它還具有較低的介電常數，有助於防止層間訊號串擾。

這兩種材料都以預浸料（prepreg）的形式提供。織物基質浸漬樹脂並進行部分固化以使其穩定。因此，預浸料可以方便地鋪設，並在鋪設到位後完全固化。所有層都鋪設到位後，熱量和壓力可使各層之間徹底固化和粘合。

味之素（Ajinomoto）公司最近推出了一種名為ABF（味之素積層膜）的材料。它為高效能訊號提供了更好的介電效能和熱效能。它以卷狀形式提供，一面封裝在鄰苯基苯酚 (OPP) 薄膜之間，在應用前移除，另一面封裝在聚乙烯 (PET) 薄膜之間，在應用後移除。介電片材可能帶有一層銅。

除了較低的介電常數外，它的熱膨脹係數 (CTE) 也更接近基板上的銅和其他材料。因此，反覆的熱迴圈不太可能導致裂紋和其他缺陷。這對於必須具備高可靠性的封裝電路很有幫助。然而，與更簡單的材料和工藝相比，其成本更高。

需要注意的是，整個基板不必由相同的電介質組成。不同的層可以採用不同的樹脂，具體取決於其所支援訊號的需求。

PCB 中的過孔傳統上是透過機械鑽孔製成的，但由於基板過孔尺寸較小，雷射鑽孔更為常見。與通孔引腳鑽孔（焊料會滲入孔中）或機械連線鑽孔（孔中不需要任何材料）不同，過孔必須在層間導電。這通常透過電鍍來處理，在孔中少量的銅作為種子層，然後將銅沉積在鍍液中，電路板作為陰極進行電連線以吸引銅。

當使用機械或雷射鑽孔時，附近的樹脂容易熔化，從而造成“拖影”。對於四層或四層以上的基材，需要進行除膠渣工藝來清潔表面。該工藝可以採用化學方法或等離子方法進行。後者效果更清潔、更均勻，但成本更高。

構建基板

構建基板的步驟在概念上非常簡單——從核心開始，然後新增層，並在過程中進行圖案化和鑽孔。埋孔和微孔可以位於任何層，盲孔位於外層，通孔則在所有層都安裝到位後進行鑽孔。更詳細的步驟如下：

1. 從兩面均金屬化的核心開始。

2. 鑽孔和電鍍：

a. 機械鑽孔或雷射鑽孔。

b. 除膠渣並清潔。

c. 塗上銅籽晶。

d. 電鍍。

3. 圖案化金屬：

a. 塗上光刻膠。

b. 曝光圖案。

c. 去除已顯影的光刻膠。

d. 蝕刻銅。

e. 去除所有剩餘的光刻膠並清潔。

4.如果需要更多層，請新增另一層樹脂和銅。

5. 重複步驟 2 和 3，直到所有層都到位。

6. 使用壓力和熱量將各層粘合在一起

所示步驟和材料適用於最常見的基板型別。其他材料也可用於芯板，例如陶瓷或金屬。也可以使用其他專用樹脂。在選擇材料時，必須根據應用需求，平衡成本、可靠性、熱管理、訊號完整性和電源完整性。

圖 8：典型基板的製造工藝。從核心開始，逐層新增、鑽孔和圖案化，直至所有層都安裝到位。最終的基板層透過加熱和加壓粘合在一起。

中介層

多年來，基板一直是封裝的標準配置，但它們主要提供安裝晶片的表面。如今，用於重新路由訊號的基板已經非常成熟。理論上，可以在基板上放置多個晶片，但實際上，如果晶片間的連線數量過多，最終的基板尺寸會過大。如今，有些晶片擁有數千個連線。在標準有機基板上以合理的（或可製造的）尺寸路由如此多的訊號是不切實際的。此外，訊號路徑可能很長且迂迴，從而增加了高可靠性通訊所需的功耗。

這一直是使用中介層的主要動機。從技術上講，中介層是指任何一種中間體或墊片，用於在一側的某個元件和另一側的某個元件之間建立或重新定向連線。在這種情況下，矽晶片、無源元件和其他元件位於一側，基板位於下方。晶片與基板的連線是透過微凸塊實現的；與基板的連線是透過 C4 凸塊實現的（兩者均在下文討論）。這種型別的中介層被稱為無源中介層。矽中介層也使得包含電晶體的有源中介層成為可能。

圖 9：中介層，頂檢視和側檢視。元件位於中介層頂部，透過微凸塊連線。中介層內的各層負責在元件之間路由訊號，並將訊號路由至凸塊，以便連線到下方的封裝基板。

中介層與晶片、封裝和 PCB 的比較

中介層建立了額外的連線層次。該層次的頂層是晶片本身及其片上連線。其下是中介層，它將封裝內的元件互連。其下是基板，它將需要在封裝外部可見的訊號與封裝焊盤連線起來。最後一層是 PCB 本身。

每一層級的線寬/間距和焊盤密度都不同，晶片密度最高，PCB密度最低。中介層相對於封裝基板和PCB具有四個基本優勢。

更緊密的金屬和焊盤尺寸允許更多訊號在封裝內元件之間或封裝球之間進行路由。
更多的元件間連線意味著更少的訊號離開封裝。
晶片間連線傳輸距離更短，因此訊號質量下降更少。
更短的距離意味著訊號驅動器可以降低驅動訊號所需的能量和電壓擺幅，從而降低系統功耗。

使用中介層的缺點是其成本、散熱考慮和設計複雜性。成本取決於所用材料，但顯然使用中介層比不使用中介層的成本更高。不過，如果考慮到使用多個封裝而不是整合到單個封裝的成本，成本比較可能更為有利。

中介層本身不會引入新的散熱問題，但使用中介層的封裝會將更多的矽片放入單個封裝中，這始終有可能帶來散熱挑戰。例如，可以透過確保兩個高功率矽片不堆疊甚至不併排放置來解決這些問題。

一個典型的挑戰是將HBM記憶體（與所有DRAM一樣，它對熱量高度敏感）儘可能靠近使用它的處理器晶片。連線需要儘可能短，但這會使記憶體晶片更靠近發熱的處理器，從而可能影響記憶體效能。

成本和散熱問題通常都與第三個問題——複雜性——相關。成本、散熱和其他問題通常可以透過精心設計來解決。但這種設計將封裝、中介層和晶片整合到一個包含許多活動部件的大型協同設計工作中。

表1：晶片、中介層、封裝基板和PCB之間的連線性比較。晶片密度最高，PCB密度最低。增加層數可以提高佈線能力，但會增加成本，並且由於需要額外的過孔，訊號完整性可能會降低。

不同的中介層材料

中介層主要用於訊號路由。因此，構建中介層的材料更多地取決於其物理特性，而非其電氣特性。關鍵引數包括訊號隔離度、熱導率以及與上方矽片和下方基板相比的熱膨脹係數 (CTE)。

矽中介層

最常見的中介層材料是矽。其理念是，矽製造（取決於所使用的工藝節點）可以實現比通常用於 PCB 和封裝基板的有機材料更高的佈線密度。因此，矽中介層是在半導體晶圓廠製造的，目前臺積電是最大的矽中介層製造商。

中介層不需要採用尖端矽工藝；它們通常停留在 65 奈米或 45 奈米等節點上。這使得它們的成本低於領先節點所需的成本，但其單位面積成本仍然高於有機材料構建所需的成本。除成本外，單箇中介層必須足夠大才能容納其承載的所有矽片，使其大於其上所有矽片的總和。因此，中介層每平方微米的成本低於先進晶片，但其面積比典型晶片更大。

構建無源矽中介層就像構建晶片，但只使用金屬層。因此，可以建立多層。但每層都會增加成本，因此在確保足夠的訊號佈線能力和良好訊號質量的同時，最小化層數是一項設計最佳化挑戰。

矽中介層上一個常見的元件是矽通孔 (TSV)，它將訊號從一側直接傳輸到另一側。這通常用於電源和接地引腳，但也可以用於訊號。TSV 周圍有“禁入”區域，在這些區域建立 TSV 可能會影響相鄰的矽片。然而，無源中介層從不利用矽的半導體特性，而僅充當連線介質。因此，TSV 的大量使用實際上並不會限制無源中介層的佈局。然而，它確實會極大地影響成本。使用更薄的矽片可以降低成本，因為 TSV 可以更淺，但載體晶圓（其唯一目的是充當薄晶圓的更堅固的支架）的厚度必須超過一定的厚度，以幫助在整個構建過程中保持結構完整性。完成後，載體將被移除。

製造的典型矽片尺寸有限。對於大多數晶片而言，其尺寸限制由掩模固定裝置（稱為光罩）的尺寸決定。大多數晶片比光罩小得多，並且掩模可以在一個光罩內包含多個晶片，以提高晶圓吞吐量。其他高效能晶片則突破了光罩尺寸的極限。

極少數在用晶片會超過光罩尺寸，最明顯的例子是 Cerebras，它將整個晶圓作為單個“晶片”。但矽中介層也可以超過光罩尺寸限制，儘管臺積電目前將其尺寸限制為三個光罩。

在光刻步驟中，圖案透過掩模版曝光到晶圓上，每個光罩都是一次曝光。支撐光罩的機器稱為掃描器，它會反覆曝光晶圓，支撐晶圓的壓板在每次曝光後都會移動一個光罩距離。隨著時間的推移，整個晶圓會經過光罩。

在大多數情況下，每次曝光都會形成一個獨立的晶片。但對於中介層（或非常大的晶片），單個晶片需要多次曝光。這意味著必須以某種方式將曝光之間的邊界縫合在一起。在中介層使用的寬鬆尺寸下，這更容易做到，但這仍然是矽晶圓廠必須完善的製造工藝的關鍵部分。製造更大中介層的方法正在開發中。如果證明成功的話，它們將不再需要縫合。

玻璃中介層

矽中介層的成本促使人們使用玻璃中介層。玻璃的製造工藝與矽的製造工藝截然不同，並帶來了一些限制。但它也為某些設計帶來了諸多優勢，包括更好的訊號隔離。

“玻璃”是一個廣義的術語，它包含許多基於玻璃新增劑而具有不同特性的變體。其中許多新增劑是商業機密。康寧公司用於生產手機和其他移動裝置的堅固玻璃的工藝也非常適合中介層。其大尺寸的大規模生產意味著晶圓和麵板均可用作中介層。

需要構建的兩個主要特徵是通孔（此處稱為玻璃通孔或TGV）和金屬連線。通孔的建立和填充技術已經非常成熟，並且可以在玻璃上鍍銅。玻璃中介層仍處於大量研究中。目前尚無一種玻璃中介層實現大批次生產。

圖 10：多光罩中介層。在對中介層進行圖案化時，本例中需要三種不同的曝光。當曝光交匯時，必須特別小心，確保任何跨越邊界的訊號都能拼接在一起。

有機中介層

矽中介層高昂的成本迫使開發商轉向另一個方向，即有機中介層。它們與PCB和封裝基板基本相同，只是尺寸要小得多。金屬化工藝利用的是用於矽而非PCB的裝置，因為PCB無法達到所需的尺寸。

有機基板的製造仍處於早期階段，並且已有一些生產，但尚未取代矽。最終，如果玻璃和有機中介層能夠蓬勃發展，對矽中介層的需求應該會下降到那些需要最緊湊尺寸或需要有源中介層的設計。

有源中介層

以上討論的三種材料都在爭奪無源中介層的角色，僅用於建立連線。但矽是一種半導體，可以將電路直接構建到中介層本身，使其成為有源中介層。

這種方法目前尚未投入生產，但正在討論將電源管理和輸入/輸出電路放置在中介層中各自訊號線附近。這將增加中介層的成本，因為它現在需要前段製程 (FEOL) 和後段製程 (BEOL)。

鑑於中介層採用的工藝節點較舊，這些電路不會是尖端的高效能電路，而是可以從其上方的晶片中移除部分電路，或者直接移除整個晶片的電路。根據佈線密度，這些電路可能不會增加中介層的面積，因此增加的材料成本應該僅限於 FEOL 製程。但總成本也會有所上升，例如，需要進行更廣泛的測試以確保中介層良好。

矽中介層的應用僅限於那些能夠收回先進封裝成本的應用。但眾所周知，矽元件的成本與其面積相關。而且，與典型的晶片相比，矽中介層非常大。矽橋採用了中介層的概念，並將其精簡，使其使用幾小塊矽片，而不是一塊大矽片。

矽橋並非使用矽中介層，而是嵌入到有機中介層或基板中。製造流程中，矽橋製造商將矽橋傳送給中介層或基板製造商，後者進行嵌入。完成後的中介層或基板將被送到封裝廠進行組裝。

矽橋

矽橋是一種非常簡單的矽晶片，只需BEOL工藝。儘管如此，它們是專有的，製造細節尚未公開。英特爾的版本可能是最著名的，稱為嵌入式多晶片互連橋 (EMIB)。Amkor、ASE集團、三星和imec也一直在研究矽橋。

將矽橋嵌入中介層需要：

1. 構建中介層的各個層，直至最後一層。

2. 在封裝之前，在基板上建立用於放置矽橋的空腔。與典型的雷射燒蝕相比，英特爾擁有一些空腔建立專利，可以降低成本並縮短週轉時間。

3. 將矽橋放置在空腔中，並用粘合劑固定。對準至關重要。

4. 構建最後的基板層，並執行其他典型的後續操作，例如鑽孔。

用於構建矽橋的矽技術能夠實現非常精細的線路。精度的限制通常不是由橋本身決定的，而是由橋在腔體內的對準度決定的。放置此類元件的機器的公差往往比橋上的線距寬鬆得多。平面度也會限制橋的尺寸。

圖 11：矽中介層與矽橋。矽中介層使用較大的矽面積，而矽橋只在互連訊號的位置放置矽。

圖 12：矽橋的橫截面。該橋嵌入封裝基板中

鍵合

鍵合在此指的是將晶片連線到基板，或將一個基板連線到另一個基板（包括PCB、封裝基板和中介層），以及訊號連線。實現這些鍵合的技術有很多，其細節超出了本文的討論範圍。本文旨在概述不同的鍵合技術，並重點介紹那些在先進封裝中更常用的技術。

對於傳統封裝，晶片鍵合和訊號連線是兩個獨立的步驟。對於較新的封裝技術，例如倒裝晶片，訊號連線變成了晶片鍵合，儘管底部填充材料可以提高機械和熱穩定性。

引線鍵合

迄今為止，最流行的鍵合技術是在晶片和基板之間使用某種粘合劑。可以形成共晶鍵合來提高穩定性和熱導率。將金屬合金的中間層置於晶片和基板之間並加熱，即可形成共晶鍵合。材料的“共晶”特性意味著合金中兩種金屬單獨的熔點高於組合後的熔點，一旦熔化，就會完全熔化，而不是像固態和熔化部分混合在一起時那樣形成某種中間相。

引線鍵合本身可以使用多種技術進行連線。楔形鍵合利用壓力將引線壓入焊盤，將其擠壓成楔形。它具有方向性，因為楔形必須與引線指向其另一端的方向對齊。球形鍵合則無需該要求，因此速度更快、更容易。在這種情況下，引線從鍵合裝置中伸出，並在末端短暫加熱，使引線末端形成一個球，然後可以將其放置在焊盤上。任何這些鍵合技術都可能涉及壓力、熱量和超聲波振動的組合，以軟化引線、摩擦焊盤並形成牢固可靠的連線。

雖然“先進”封裝尚無正式定義，但引線鍵合通常不被認為是一種先進技術。早期成本較低的晶片堆疊技術仍然可以使用引線鍵合，前提是每個晶片的尺寸小於其所在晶片的尺寸，以便露出底層晶片的焊盤。

雖然引線鍵合成本較低，但它會根據建立引線鍵合所需的間隙限制可用的 I/O 數量，其中機器將每條引線連線到引線兩端的焊盤上。因此，它不能用於需要高通訊頻寬的應用。

C4焊球和凸點

為了實現更高的連線密度，尤其是在BGA封裝中，倒裝晶片組裝已成為常態。之所以如此命名，是因為與引線鍵合不同，晶片被翻轉，使有源層靠近基板。連線不是由引線完成，而是由焊球完成。晶片完成加工後，焊球會形成在晶片焊盤上。基板焊盤上可能會塗上一些助焊劑，然後翻轉的晶片會進行對準和放置，使焊球落在焊盤上。在迴流焊步驟中，溫度會短暫升高，導致焊球部分熔化，並將晶片鍵合到基板上。由於該工藝的精心設計，這種連線被稱為受控塌陷晶片連線，簡稱C4。

該技術可應用於多個層面，並適用於不同尺寸和密度的連線。在BGA封裝的底部，焊球與PCB連線。在封裝內部，凸點連線晶片和基板。這些凸塊比封裝外部的焊球更小。最後，對於 3D 堆疊（即一個晶片堆疊在另一個晶片之上），會使用更小的凸塊（稱為微凸塊），這得益於矽技術允許的更精細的線路和空間。

晶片鍵合後，只有金屬連線提供機械粘合，這可能會導致可靠性問題，因為溫度和其他因素可能會導致焊料出現裂紋或徹底斷裂。為了穩定器件，鍵合後會使用底部填充材料來填充間隙。這種材料會滲入晶片下方，有助於解決熱膨脹係數 (CTE) 失配問題，並將晶片的熱量散發到基板上。

熱壓鍵合

標準的倒裝晶片鍵合成本低且快速，但也存在一些缺點。由於迴流焊是在爐中進行的，整個電路板都會升溫，而熱失配問題可能會削弱鍵合強度，或在冷卻後導致翹曲。如果晶片或電路板不是完全平整的，那麼某些鍵合可能會很弱。此外，鋁等金屬會形成氧化物，必須破壞氧化物才能獲得良好的連線。

一種解決方案是熱壓鍵合 (TCB)，它從頂部逐個晶片施加熱量和壓力。它可用於鍵合堆疊中的多個晶片，或將封裝鍵合到電路板上。在後一種情況下，無需透過加熱整個電路板進行迴流，而是僅加熱晶片及其焊球，從而消除了翹曲問題。施加的壓力有助於確保可靠的鍵合，突破任何氧化物，並迫使晶片和電路板之間的表面柔順性，以防止任何翹曲。這通常使用銅和鋁來完成，但也可以使用金來完成。

HBM 廣泛使用熱壓鍵合來鍵合晶片堆疊。除了解決上述問題外，它還減少了堆疊中晶片之間的間隙，從而縮短了堆疊。它還有助於比標準微凸塊更好地散熱。

缺點是，它不像迴流焊那樣是批次操作。鍵合工具不是一次性鍵合滿托盤的晶片，而是單獨鍵合每個晶片，而且鍵合工具的價格也比用於微凸塊的工具更高。吞吐量的降低使得這一工藝成本更高，但更適合高利潤的裝置。

支柱（Pillars）

微凸塊不能任意縮小。一個問題是，儘管迴流焊過程中焊料塌陷具有可控性，但最終連線的精確形狀無法得到很好的控制，這限制了它們在不相互干擾的情況下可以緊密接觸到多遠。另一個挑戰是，凸塊尺寸還決定了晶片與基板之間的間隙，有時也稱為“間隙”。如果凸塊太小，該間隙就會太窄，無法容納底部填充材料。

支柱的出現是為了更好地控制間距和間隙。與球體不同，圓柱體可以具有獨立的高度和直徑，從而提供兩個自由度。如果一個晶片與另一個晶片部分重疊，甚至可以同時使用支柱和球體，這需要凸塊短距離到達下面的晶片，然後使用較長的支柱（有時稱為柱狀體）到達沒有下面晶片的中介層。

構建柱子的過程與構建凸點的過程類似，不同之處在於新增銅柱的步驟，如圖 16 所示。

圖 13：主要的鍵合技術。採用引線鍵合時，晶片和訊號分別鍵合。對於其餘技術，訊號連線也構成晶片連線。

圖 14：使用引線鍵合的 3D 晶片堆疊。這是一種成本較低的晶片堆疊方法，但要求上層晶片的尺寸小於下層晶片。

圖 15：一個晶片與其所連線的另一個晶片部分重疊，理論上可以使用凸塊和支柱來管理兩個不同的支架。這將對實現良好良率的支柱高度提出挑戰。晶片、支柱和凸塊的尺寸未按比例顯示

圖 16：製作焊球或凸塊和銅柱的步驟。步驟基本相同。主要變化的是材料，焊球/凸塊只是將焊料迴流焊接成球，而銅柱則是將焊料迴流焊接到銅柱頂部。

混合鍵合

先進封裝領域的最新熱門話題是混合鍵合，主要用於晶片間的連線，包括在晶圓切割之前將晶圓與晶圓或晶片與晶圓鍵合時進行的連線。混合鍵合併非透過新增焊料等材料來形成連線，而是將焊盤與周圍的氧化物緊密接觸，從而實現無任何中間材料的連線。“混合”一詞源於氧化物和金屬共同構成鍵合。

金屬焊盤略微凹陷，使氧化物先鍵合，然後金屬焊盤也隨之鍵合。該技術旨在透過消除焊料來提高連線質量和電氣效能。僅使用兩個晶片的焊盤材料進行連線。鍵合後的氧化物提供機械強度。

然而，在實踐中，這是一個具有挑戰性的過程，因為所有焊盤必須共面，而表面處理是實現可靠連線的關鍵。它已在少數應用中得到應用，例如較新的快閃記憶體和一些影像感測器，但尚未得到廣泛應用，並且仍在進行大量研究和開發。

每種互連技術都允許不同的連線尺寸（例如球直徑）和間距。大多數互連技術的尺寸介於大規模生產和前沿技術之間。

表 2：互連尺寸和間距比較。低端尺寸往往反映的是可能已實現大批次生產的先進工藝。

封裝工藝

與矽製造工藝相比，封裝工藝的規範性要寬鬆得多。代工廠（或整合裝置製造商 (IDM)，例如英特爾或三星）提供的矽節點通常採用固定的工藝。在大多數情況下，採用該工藝製造的所有產品都將遵循相同的步驟順序。

至少目前，封裝工藝更加靈活。一些製造商擁有一些知名的工藝，但每家能夠進行此類封裝的公司都可能擁有相同工藝的專屬版本。例如，Amkor 的 HDFO 工藝大致相當於臺積電的 CoWoS-R 工藝。正如不同代工廠的矽節點細節會有所不同一樣，不同的外包封裝測試 (OSAT) 廠商的組裝步驟也會有所不同。

這也是一個快速變化的時代，行業尚未形成清晰、整齊的流程。每個客戶的需求可能略有不同，製造商正在儘可能地滿足他們的要求。本報告將回顧臺積電和英特爾的一些知名品牌工藝，但這些工藝並非全部可用或可能實現的工藝。

對於給定的工藝，幾個關鍵引數會有所不同。這些引數包括基板、中介層或 RDL 中可用的層數、中介層的最大尺寸（有時以光罩的倍數表示）以及鍵合間距。鍵合間距取決於所用鍵合型別以及製造商的能力。

倒裝晶片

雖然單晶片封裝並非本電子書的重點，但先進的技術主要源自基本的倒裝晶片技術，因此瞭解該工藝將有助於理解其他技術。

如圖 17 所示，在焊料沉積到基板上後，將帶有焊球的晶片正面朝下放置在基板上。迴流焊步驟熔化焊料以形成緊密的連線，之後去除焊劑。然後，底部填充填充晶片和封裝之間的任何間隙，以提高機械穩定性。最後的固化步驟完成了整個過程。

圖 17：倒裝晶片封裝。凸塊晶片正面朝下放置在封裝基板上。焊料迴流，底部填充以保證機械穩定性，然後整個單元固化。

疊層封裝 (PoP)

3D 組裝的一種更簡單的方法是將已封裝的晶片堆疊起來。這種方法通常在品牌名稱中帶有 PoP（即疊層封裝）。PoP 的一個具體應用是將 DRAM 晶片放置在邏輯晶片上方。這是臺積電 (TSMC) 品牌 InFO 的一種版本。

圖 18：封裝外層封裝。如果頂部晶片不大於底部晶片，則可能需要使用 RDL。頂部晶片連線透過過孔到達電路板或底部晶片，必要時可使用 RDL 佈線到適當的位置。

晶圓上晶片 (CoW)

最早在封裝中連線晶片的方法之一是使用晶圓作為載體，在其上構建 RDL，臺積電將這項技術稱為 CoW。以下兩個示例展示了兩種可能的組裝工藝方法。

第一種方法是在載體晶圓上構建 RDL，然後將預先切割好的晶片（凸塊朝下）放置在載體上。在那裡，它們可以被包覆成型，形成一個實際上重組的晶圓。此時，可以移除載體晶圓，建立球，並對晶圓進行切割。

另一種方法是將晶片倒置放置在載體晶圓上，然後再進行包覆成型。移除載體後，構建RDL，形成球，最後將重組晶圓單片化。英特爾的Foveros工藝是另一種變體，旨在將兩個晶片（或一個晶片和一個有源中介層）面對面鍵合。底部晶片將朝上，因此它使用TSV連線到基板。

圖 19：晶圓上晶片工藝的兩種實現方式。在上方示例中，RDL 在放置晶片之前構建；在另一個示例中，RDL 在放置晶片之後構建。

圖 20：英特爾的 Foveros 工藝。它將晶片或小芯片面對面連線起來。

新增中介層

先前的方法僅添加了RDL來將訊號路由到球。新增中介層可以提高佈線靈活性。臺積電(TSMC)的一個著名示例CoWoS根據中介層的性質有三種變體。CoWoS-S用於矽中介層；CoWoS-R實現有機RDL；而CoWoS-L採用小型晶片，其功能是提供佈線。後者類似於矽橋，不同之處在於它還可以包括通向基板的通孔。

圖 21：帶基板的封裝。CoWoS-S 等工藝使用矽作為中介層；類似於 CoWoS-R 的工藝則採用有機中介層。CoWoS-L 方法包含一個類似於矽橋的互連晶片

無源器件、光學器件、

MEMS 器件及其他器件

本文迄今為止的重點是將多個矽片整合到一個封裝中。但其他器件也可以整合在一個封裝中，其中最常見的是無源器件。

無源器件包括電容器（最常見的，用於去耦以降低噪聲）、電阻器和電感器。電感器可能僅用於包含射頻 (RF) 功能的封裝中。電阻器不太常見，可用於訊號終端。

現代電阻器和電容器尺寸極小，因此可以將其嵌入到有機中介層和基板中。Saras 等公司生產的電容器模組可以將電容器網路或電容器集合與單個器件整合，而無需使用數十或數百個單獨的電容器。

光學器件和 MEMS 器件通常安裝在中介層或基板的頂部。可以採用與另一個晶片相同的方式進行安裝，但對準可能更為關鍵。

光學元件通常在封裝中包含光纖埠。光纖與光接收器或發射器之間的過渡對於最大限度地減少光損耗至關重要，因此光纖進入的角度至關重要。如果手動逐根光纖地進行組裝，組裝過程可能既慢又昂貴。使用聯結器形成光纖陣列，並將其放入所謂的 V 型槽中可以簡化流程。

一些 MEMS 元件也需要考慮對準問題。例如，早期的加速度計通常只處理一個維度，這意味著需要三個維度才能覆蓋所有三個自由度（x、y 和 z）。理想情況下，這三個維度需要仔細對準，使其彼此精確成 90°。根據不同的器件，有些器件可能具有校準微小方向誤差的能力。

現代加速度計（以及陀螺儀和磁力儀等其他導航裝置）將所有三個維度整合到一個晶片中，並透過設計來保證方向。這使得模具本身的方向不再是一個問題。

圖 22：封裝基板中的嵌入式無源元件。這通常是在構建過程中新增的電阻器或電容器

散熱考慮

封裝的功能之一是散發內部晶片產生的熱量。鑑於廉價塑膠封裝的普遍性（塑膠封裝的熱導體效能不佳），這項任務並未給封裝設計帶來壓力。但隨著更多元器件的加入，以及部分元器件功率的提升，散熱變得至關重要。這是目前 HBM 面臨的一個問題，而提升 HBM 容量所面臨的挑戰包括如何應對更多需要散熱的問題。

因此，封裝設計必然包含熱分析，以確定封裝是否能夠充分散熱且不留下任何熱點。現在必須對整個封裝（包括所有元器件）進行熱分析，以確保晶片能夠保持在目標功率範圍內，從而達到規定的效能。

如果引線、中介層、橋接器、基板和模塑膠不足以在各種工作條件下維持適當的溫度，那麼封裝中可能需要包含僅起到散熱作用的元器件。

此類元件的示例包括散熱器、導熱片和熱導管。散熱器是固定在封裝頂部外部的金屬片（或任何導熱材料）。熱導管與散熱器類似，但嵌入在封裝中。導熱片可以平滑內部熱點，將熱量從熱量較多的地方轉移到熱量較少的區域，從而幫助封裝散熱。

散熱器和導熱片連線到封裝上與引線相對的一側，而熱導管則使用連線球來散熱。雖然所有訊號和連線球都會在發揮電氣功能的同時將部分熱量帶出封裝，但熱導管不具有電氣功能。它們的唯一作用是在封裝內容物的高溫部分和 PCB 之間建立連線。

圖 23：熱緩解選項。可能需要額外的惰性金屬結構來提供足夠的散熱。選項包括但不限於散熱器、導熱片和熱管。

設計意義

先進封裝挑戰了傳統的晶片及其封裝設計方式。這些流程過去通常涉及兩個獨立的團隊：晶片設計師和封裝設計師。前者負責電子設計，而後者則更側重於外殼的機械設計。由於是兩個獨立的團隊，晶片設計方案大部分都交給了封裝人員，最終晶片被封裝到封裝中。

對於先進封裝而言，這種獨立的合作是遠遠不夠的。所有利益相關者都必須儘早參與規劃和設計最佳化過程。封裝中共存的元器件來源廣泛，包括晶片設計師、中介層或其他基板設計師、封裝設計師，甚至包括特定封裝中現成器件（例如無源器件、MEMS、光學或其他電子晶片）的製造商。

圖 24：先進封裝供應鏈簡化圖。一個或多個晶片在代工廠設計和製造。矽和玻璃中介層通常也需要代工廠。有機元件通常來自封裝廠。組裝時還可能包含其他元件。隨著先進封裝的出現，代工廠和 OSAT 之間的界限正在變得模糊。

每個角色都有一組特定的任務要執行。矽片設計師必須關注的事項包括：

滿足效能目標
滿足功耗目標
確定晶片組分割槽，以及各晶片應並排佈局還是堆疊佈局
佈局佈線
矽通孔 (TSV) 佈局
凸塊/微凸塊/柱狀元件佈局
電源完整性
訊號完整性
可靠性
機械完整性，包括熱效能、應力和共面性

玻璃和矽中介層需要類似矽片的設計和製造，而有機中介層則需要與 PCB 設計團隊類似的團隊。無論中介層或橋接層採用何種型別，設計人員都必須注意以下幾點：

晶片和無源元件佈局
凸塊佈線
中介層 TSV（或更通俗地說，中介層通孔，簡稱 TIV）
機械完整性，包括熱效能、應力和共面性
可靠性，尤其是電遷移和電壓降 (EMIR)

封裝設計人員必須在設計工作中納入以下幾點：

準確的堆疊定義
物理和電氣約束驅動的訊號佈線（晶片間和晶片間以及晶片間基板）
表面貼裝和嵌入式無源佈局
電源和接地平面的生成與管理
裝配設計
可製造性設計（包括應力）
測試設計
熱分析與管理
系統級電源
晶片間訊號完整性（用於介面合規性）
封裝寄生引數提取
可靠性

圖 25：先進封裝設計流程。所有元件必須並行驗證，並在工具之間傳遞資料，以便整個系統能夠一起設計和最佳化。

從效能最高的晶片到效能最低的電容器，每個封裝元件都會對效能、功耗和/或成本產生影響。最佳化晶片、中介層、橋接器、基板和封裝需要所有設計人員的早期協作，從規劃階段開始，並持續進行。

矽片設計團隊將建立主要的晶片或晶片集。該過程可能導致將單個晶片分割成多個。這些分割的晶片可以彼此相鄰放置，形成橫向通訊的晶片集，也可以堆疊在一起，訊號透過矽通孔 (TSV) 傳輸。

堆疊晶片可以在純晶片環境中一起模擬，但並排排列的晶片集必須透過基板進行通訊。該基板可能是封裝基板，但更可能是中介層。無論哪種情況，基板或中介層都會對效能和功耗產生影響。效能模擬必須考慮互連的影響。無源器件會影響訊號和電源完整性。這些無源器件的訊號佈局和佈線也會影響效能。

或許最關鍵的是，封裝中元件的排列必須能夠散發元件產生的熱量。工作結溫會影響允許的效能（例如最大時鐘速度），因此必須在矽片設計過程中加以考慮。

傳統流程可以被視為序列流程，即封裝設計先於晶片設計進行，也可以被視為並行流程。但在後一種情況下，晶片和封裝這兩個設計直到最後才會結合在一起。相比之下，先進封裝的流程不僅需要並行設計，還需要工具之間持續溝通，以便將決策對一個團隊的影響傳達給其他團隊。隨著時間的推移，隨著設計逐漸收斂，初始估算值將被模擬值所取代。

兩種截然不同的尺度

如果系統籤核直接涵蓋晶片、中介層和封裝的所有設計輸入，那將是最理想的。但矽片和封裝的尺寸相差三個數量級，矽片以奈米為單位，而封裝以微米（或更大）為單位。僅使用一種工具在兩種尺度上進行驗證將極其耗時。更常見的情況是，晶片設計資料將由系統規劃工具提取並輸入到籤核引擎。這就是為什麼上述封裝設計模組直接輸入籤核模組，而晶片設計模組則不輸入的原因。

同時，晶片設計需要經過獨立的籤核流程，最終流片。系統籤核工具缺乏必要的解析度來驗證晶片設計資料。

從“狂野西部”到標準化

先進封裝為設計人員創造了海量選擇——如此之多，以至於每個專案的發展方式都可能與之前的專案有所不同。變數包括裸片數量、是否以及如何劃分和互連、裸片的放置位置、其他元件、中介層材料、是使用中介層、橋接器還是兩者結合，以及有助於解決散熱問題的材料，這些只是顯而易見的幾個例子。

矽工藝也相當複雜，工藝設計套件（PDK）早已作為一種方式，為電子設計自動化 (EDA) 工具提供與特定工藝相關的眾多細節。先進封裝目前還沒有這樣的標準格式，儘管正在努力建立組裝設計套件 (ADK)。由於它們必須考慮許多因素，因此它們將比 PDK 更復雜，包括：

技術檔案，其中詳細說明了各種細節，例如層的堆疊方式、所用材料及其屬性和厚度、任何物理或電氣佈局約束（包括線路和空間尺寸）、特殊訊號（例如差分對）以及驗證設計所需的任何自定義設計規則檢查 (DRC)。
指定所有元件（包括晶片集、無源器件、中介層、過孔、晶片間佈線和機械特性）的物理封裝和功率及熱行為模型的庫。
遵循給定拾放工具所需約束的裝配規則，包括器件間距、器件與其他元件或封裝邊緣之間的距離以及允許的最大堆疊高度。
訊號必須遵守的任何電氣規範，包括互連和 I/O、眼圖模板、抖動容限以及插入或回波損耗的庫。
製造規則，其中列出了基板、阻焊層、焊接和絲網印刷圖案的檢查。

隨著工藝變型的數量從眾多迎合特定專案的變型演變為少數幾個被廣泛接受的標準工藝，ADK 將成為進一步自動化的關鍵推動因素，以確保滿足大量約束條件並確保設計能夠按預期執行。

測試注意事項

在先進封裝中測試晶片與測試封裝中的單個晶片基本相同，但後勤工作更加複雜。測試電路和標準都圍繞著一個目標——使電路中的潛在缺陷可控且可觀察。如果無法控制某些節點，就無法對其進行徹底測試。如果無法觀察結果，那麼即使您設法進行了測試，也無法看到結果，因此測試毫無意義。將多個晶片組合在一個封裝中會使可控性和可觀察性更加困難。

多年來，兩種互補的測試方法一直主導著半導體行業。第一種是 IEEE 1149.1，也稱為 JTAG（聯合測試行動組——最初定義該標準的委員會）。第二個是所謂的“面向測試設計”。

JTAG 支援掃描測試，即將資料序列掃描到測試基礎設施中，應用測試，然後掃描輸出結果。掃描資料的暫存器專用於測試，而暫存器的序列序列稱為掃描鏈。序列方法非常重要，因為在標準出現之初，可用於測試的引腳很少。實際上，JTAG 測試訪問埠（或 TAP）僅包含四個引腳（可選擇第五個復位引腳）。

JTAG 最初用於測試 PC 板連線。透過將資料載入到晶片的每個引腳，可以在連線的晶片上檢測到結果，從而驗證 PCB 連線的完整性。同樣的方法也可用於測試封裝基板上的晶片。

但考慮到封裝後測試晶片內部結構的需求，公司也在晶片內部運行了掃描鏈。事實上，當時內部測試可能比外部測試更為常見。

圖 26：基本的 JTAG 掃描鏈測試板連線。左側的暫存器載入資料，然後透過時鐘傳輸到右側，在右側捕獲資料並掃描輸出。在測試訪問埠 (TAP) 上，為簡單起見，僅顯示一個訊號：左側為資料輸入訊號，右側為資料輸出訊號。

在測試早期，透過封裝引腳驅動掃描鏈進行內部測試是可行的，當時的目標故障只是簡單地停留在故障上。但隨著整合度的提高和新故障模型的引入，更高效的測試方法變得必要。這是可測試性設計 (DFT) 的時代，它涉及自動測試模式生成 (ATPG) 和壓縮。

EDA 公司開發了一種技術，在設計時生成測試模式時，會獲取大量測試輸入資料並對其進行壓縮，以加快測試時載入資料所需的時間。片上電路對測試輸入進行解壓縮，並將其傳送到專用測試網路。結果並非掃描單個位，而是被壓縮成更小的簽名，然後掃描出來並與預期結果進行比較。此類測試技術的日益普及，催生了對一種通用機制的需求，該機制能夠以類似於 JTAG 的方式設定、配置和控制測試電路。這催生了一項新標準 IEEE 1687，非正式名稱為內部 JTAG 或 IJTAG。

圖 27：內部晶片測試。壓縮的測試刺激資料被掃描並解壓縮到測試網路中。測試結果隨後被壓縮成小簽名並掃描出進行驗證。

圖 28：直流耦合線路與交流耦合線路。交流耦合線路上的電容器可消除連線中的直流電流，但需要訊號轉換才能透過電容器

針對特殊情況的標準修改

兩種特殊情況需要對這兩個標準進行修訂。JTAG 是一種靜態直流測試。因此，它無法測試交流耦合的訊號。交流耦合允許高速訊號進行阻抗匹配，但驅動器和線路之間以及線路和接收器之間都存在電容。直流耦合線路透過電壓電平進行通訊，而交流耦合線路則透過可以穿過電容的轉換進行通訊。其優勢在於電流中沒有直流分量，並且能夠跨越電壓域。

IEEE 1149.6 提供了一種測試交流耦合訊號的方法。它與 1149.1 互補，並且可以駐留在同一個掃描鏈上。

與此同時，內部測試標準適用於數字邏輯，但不適用於模擬模組。該標準正在增強，以處理類比電路。目前稱為 IEEE P1687.2（P 表示工作正在進行中），它將是對 IEEE 1687 的補充。它允許將關鍵引數的結果與參考值進行比較後進行數字化。每個模擬子模組（本質上是某些模擬功能）可以擁有自己關聯的測試模組，或者一個測試模組可以處理多個子模組，複用模擬訊號和參考值。

一些常規電路（例如儲存器）可以配備內部執行測試的電路，而無需外部測試刺激。這種電路被稱為內建自測試 (BIST)，可以簡化其餘的測試電路。此類 BIST 電路仍可透過外部 JTAG 控制，製造測試也由此進行。但它們對於需要偶爾進行現場測試的系統（例如車載系統）尤其有用，因為這些系統由內部 JTAG 控制器而非外部 JTAG 引腳執行。

為高階封裝生成測試所需的最終功能是能夠將單個晶片和其他元件測試組合成單個統一掃描鏈的軟體。

圖 30 展示了單個封裝中雙晶片加 HBM 組合的示例。HBM 堆疊可以使用記憶體 BIST (MBIST) 和掃描測試。其他晶片可以使用 IEEE 1687（或 1687.2）測試其內部結構。

理論上，整個子系統可以透過單個 TAP 進行測試，但可以使用其他 TAP 進行並行測試。對於後一種情況，另一項標準 IEEE 1838 規定了多個控制器的配置和互連方式，並確定了主 TAP（PTAP）和次 TAP（STAP）。IEEE 1838 專門針對堆疊式晶片，每個晶片都有自己的控制器，但只能透過底部晶片訪問，而 TSV（通常）可以訪問上層晶片。

由於 IEEE 1149.1 已被廣泛採用，並處理了其他標準涵蓋的情況，許多其他與測試相關的標準已被停用。這些標準包括用於混合訊號的 1149.4、用於可程式設計晶片在系統程式設計的 IEEE 1532 以及針對缺乏 TAP 的記憶體晶片的 IEEE 1581。

圖 29：一組模擬測試示例。測試塊可安裝在掃描鏈上，但它們包含訊號值與參考值的比較。具體測試高度依賴於正在執行的模擬功能。一個測試塊可以對多個功能進行多路複用測試，或者每個功能可以有自己的測試塊。

圖 30：包含兩個晶片和一個 HBM 堆疊的示例封裝。每個晶片包含兩個數字模組和一個模擬模組。數字模組透過 IEEE 1687 進行測試；模擬模組透過未來的 IEEE 1687 .2 進行測試。HBM 堆疊的邏輯可以透過 JTAG 進行測試，並使用 MBIST 測試儲存單元。

可靠性

先進封裝與標準封裝一樣，在可靠性方面也存在一些基本問題，但新材料和共封裝元件數量的增加使這些問題更加突出。最大的問題涉及三個方面——共面性、電遷移和熱機械效應。

對於任何具有大量連線的晶片來說，共面性始終至關重要，例如BGA封裝。如果晶片與其所安裝的基板或中介層不共面，則某些焊球可能無法接觸。這種情況會導致測試失敗，並且器件無法交付給客戶。但如果共面性差異不大，焊球可能會在某些焊盤上形成不良連線——這些連線在機械衝擊或過多的熱迴圈後可能會鬆動。

對於具有多層結構的元件（例如基板或中介層），翹曲是一個尤其令人擔憂的問題。不同層的材料會產生內應力，從而導致彎曲，因此這些應用的材料在選擇時必須確保尺寸穩定性。

電遷移長期以來一直是一個令人擔憂的問題，尤其是在矽片上。它與電流密度有關，大電流實際上會推動金屬原子移動。由於矽晶片的金屬線比PCB更細，因此它們的電流密度往往更高，也更容易發生遷移。

然而，電遷移可能發生在任何電流密度過高的地方，而不僅僅是晶片上。使用中介層和減小凸塊尺寸的目的在於實現比PCB更高的互連密度。更細的線路意味著電遷移將比標準PCB更嚴重。分析工具對於識別高電流密度的走線非常重要，這樣可以在生產前修復它們。

熱考慮包括兩個重要方面。首先是移除晶片內部產生的熱量的能力。由於晶片內部有多個元件，因此產生的熱量可能比單獨封裝時更高。如果熱量不能充分散發，結溫就會過高，晶片將無法正常工作。

長期來看，需要關注的是反覆加熱和冷卻迴圈對元件的影響。隨著器件升溫，不同元件的膨脹速率會根據其熱膨脹係數 (CTE) 而有所不同。例如，如果處理不當，連線到晶片的焊球的膨脹量可能與其連線的基板和焊盤不同，這可能會導致連線斷開——尤其是在多次迴圈之後。

此類問題的風險完全取決於所使用的材料。如果將矽晶片安裝在矽中介層上，則風險較低，因為兩個元件都是矽。但將同一個晶片鍵合到有機中介層上，情況可能會有所不同。材料和物理佈局的選擇應儘量減少此類 CTE 失配的影響，並使用一些柔性材料來幫助消散此類失配引起的應力。

儘管當今商業化生產中的裝配流程已儘可能地解決了這些問題，但此類裝配仍處於起步階段。因此，設計人員不能假設所有材料都完全平整，封裝內的金屬線能夠承受電流，並且整個裝配能夠在溫度迴圈的整個生命週期內保持穩定。在流片或確定封裝配置之前，進行晶片和封裝分析至關重要，以避免將來可能出現的返工。

圖 31：當一個表面的翹曲程度超過與其粘合的表面時，會導致共面性問題。如果偏差過大，連線會直接失效，應該在測試時發現。但如果形成的是不良焊點，則可能要到現場才會失效。

安全性

任何電子系統的討論，如果不考慮安全性，都是不完整的。在半導體領域，安全性主要涉及單片晶片，尤其是片上系統 (SoC)，因為許多有價值的活動都發生在單片矽片上。人們投入了大量精力來保護晶片以及板上晶片之間的通訊。它們的安全性不僅包括防範駭客攻擊，還包括防範供應鏈威脅，這些威脅可能會增加駭客攻擊的脆弱性，或者在系統製造商無意中購買假冒元件時，造成經濟損失。

先進的封裝包含此類晶片以及其他元件——無論是矽片還是其他元件。晶片可能受到保護，但如果不進行額外的思考，就無法制定統一的安全措施來保護整個封裝內容。晶片保護措施已有詳盡的記錄，但針對先進封裝的其他考慮因素尚不清楚。

評估漏洞的一個重要概念是攻擊者對其所探測技術的瞭解程度。隨機駭客如果只能接觸物理封裝，根本無法得知晶片內部情況，因此必須透過猜謎遊戲才能攻破。這樣的駭客目標就像一個黑匣子。另一方面，攻擊者是供應鏈中的一員，因此可以訪問設計資訊，無論是 RTL（硬體設計規範）還是 GDSII（物理掩模資料）。雖然這需要大量的工作和複雜的工具，但從這些資訊中可以瞭解到很多資訊，這使得駭客攻擊不再只是猜測，而是一次有針對性的攻擊。對這類駭客來說，晶片就是一個白匣子。

考慮到先進封裝中元件的數量，駭客可能掌握某些元件的更多資訊，從而形成黑匣子/白匣子混合的情況。但封裝中不僅僅包含晶片。除了有源元件外，基板、中介層、橋接器和無源元件都必須考慮在內。

高階封裝漏洞

高階封裝與 SoC 存在相同的漏洞，但具體的漏洞點及其影響有所不同。兩個重要的考慮因素有助於確定特定攻擊型別的性質。首先，它是破壞性的，還是可能（或必須）在系統執行時發生？其次，攻擊發生在製造和分銷的某個階段，還是在部署後的現場發生？

2.5D 和 3D 配置的考慮因素有所不同。通常，多晶片堆疊的探測和逆向工程難度更大——尤其是在 HBM 等情況下，堆疊由大小相同的晶片組成。隨著 3D 連線發展為混合鍵合，這實際上會導致兩個晶片上的氧化物和銅結合在一起，逆向工程將變得更加困難，因為撬開晶片的難度更大，而且這種技術允許更細的間距和更小的焊盤。 2.5D 佈局會暴露更多訊號，因此以下大多數問題都與 2.5D 有關。

以下列出了不同類別的威脅及其如何應用於高階軟體包。攻擊特徵分別表示為 D（破壞性）、N（非破壞性）、S（供應鏈）、F（現場）、W（白盒）或 B（黑盒）。

· 資訊洩露 (N, F, W/B)

儘管單個晶片可能受到嚴密保護，但它們仍會透過中介層、橋接器、重分佈層和基板相互通訊並與外界進行通訊。任何能夠巧妙地開啟封裝而不損壞晶片的人都可以探測晶片間的連線以獲取資訊。如果產品在某個階段可以通電，供應鏈中的攻擊者可能能夠在封裝之前就做到這一點。後一種情況發生的可能性較小，而且更容易透過控制組裝和測試流程來消除此類機會。如果系統是白盒系統，攻擊顯然更容易。

· 控制篡奪 (N, F, W)

前一種攻擊僅僅會洩露資訊。這種攻擊允許攻擊者透過訪問內部資源（例如暫存器和記憶體）並汙染它們以重新利用系統來控制系統。這很可能是白盒攻擊，儘管處理器架構等必要資訊可以在行業出版物中找到，這意味著攻擊不一定非得由內部人員執行。它需要訪問訊號並瞭解如何應用這些訊號，儘管一些猜測可能會確定尚未公開的更精細的細節。

· 故障注入 (N、F、B)

此類攻擊通常透過干擾電源來工作，試圖將一個或多個晶片置於非法狀態，從而可能洩露資訊或允許控制更改。後者只有在更改後系統無需電源迴圈（這可能會撤消控制更改）即可恢復到合法狀態的情況下才有效。如果封裝中的有源晶片能夠很好地抵禦故障注入攻擊，那麼封裝很可能也會受到保護，因為附加元件很可能是無源的。

· 旁道攻擊（N、F、B）

兩種最典型的旁道攻擊型別涉及對電源噪聲或電磁輻射（EMI，其中 I 代表干擾）的分析。兩者都可用於提取資訊（因此也是一種資訊洩露形式），最常見的目標是加密和解密過程中的加密金鑰。如果此類金鑰對於每個裝置都是唯一的（理應如此），則分析必須是非破壞性的，因為金鑰只能在該裝置上執行。這些攻擊需要進行大量的單獨攻擊，才能收集到統計推斷金鑰值所需的資料量，這很可能借助人工智慧。

· 逆向工程（D、F、W/B）

雖然一定程度的逆向工程可以非破壞性地完成，但徹底的分析需要仔細解構封裝及其元件。除了晶片之外，互連是最可能的目標。這意味著中介層、橋接器和基板。目標技術越先進，解構封裝和分析其揭示內容所需的裝置就越昂貴。分層堆疊結構可以揭示封裝元件的互連方式。

· 特洛伊木馬 (N, S)

供應鏈攻擊包括在各個設計階段插入特洛伊木馬。一個特定的晶片可能包含此類電路，要麼是由設計團隊的攻擊者秘密設計到晶片中的，要麼是該晶片可能繼承了購買用於晶片的 IP 中的此類漏洞。封裝級互連基礎設施（尤其是由矽片構建的）理論上可以容納有源元件，但典型的製造工藝並不包括所需的光刻和沉積工藝。更有可能的是將本應保留在晶片內部的訊號新增到外部，或者在元件之間重新路由訊號。

· 偽造 (N, S)

供應鏈中存在不同的偽造機會。在一種情況下，合法單元可能透過過度建造等技術被轉移。這些裝置將正常執行。其影響是經濟的，收益將流向造假者。在其他情況下，故障或邊緣裝置可能會被轉移和出售，在這種情況下，購買者可能會買到劣質材料。最後，基於逆向工程製造假冒裝置的嘗試可能會生產出正常工作的裝置，這隻會帶來經濟影響，或者如果製造和測試馬虎，或者逆向工程工作只是部分成功，則這些裝置可能不可靠。

攻擊緩解措施

除了針對晶片組現有的緩解措施外，保護封裝元件的三個主要方面是中介層、總體流量和側通道漏洞。

中介層易受探測和逆向工程攻擊。只有當頂層可訪問層暴露關鍵訊號時，才能進行非破壞性探測。如果關鍵訊號隱藏在內層，探測將變得更加困難。要將探測轉化為成功的攻擊，還需要攻擊者知道哪些訊號是哪個。除非攻擊者能夠根據信令模式識別訊號，否則可能需要進行逆向工程才能做出這一判斷。

完整的逆向工程需要逐層剝離中介層，以追蹤金屬引線的走向。透過包含虛假佈線可以混淆佈局，但最終，如果攻擊者能夠以圖形方式堆疊所有解碼後的層，他們應該能夠從連線晶片組的焊盤確定預期的佈線。因此，混淆可能只會起到很小的作用。因此，將關鍵訊號保留在內層可能是抵禦探測的最佳方法。

矽橋應該更難探測。矽橋會暴露晶片連線兩側的焊盤。這些焊盤位於晶片下方，而矽橋內的訊號則埋在晶片內部。透過移除晶片組並找出矽橋連線的訊號，可以進行逆向工程。對於目前常見的晶片組元件而言，這可能是一個問題，因為所有晶片組都由一家公司生產。但在未來的開放晶片組市場中，這些介面無論如何都是公開的。因此，矽橋似乎可以抵禦探測，並且在較小程度上比中介層更有效地抵禦逆向工程。

封裝內流量加密

如果無法避免探測，最好的防禦措施與任何網路連線的防禦措施相同——加密流量。儘管這是某些通訊協議的標準做法，但它可能會遭到晶片組設計人員的抵制。將單片晶片拆分成不同的晶片集 (chiplet) 的想法在晶片集之間的連線儘可能減少速度損失的情況下效果最佳。只要拓撲結構允許，最快的連線方式就是中介層 (interposer) 上的線路。

但為了實現標準化，連線通常使用基於兩種物理配置之一的協議：UCIe 和束線 (BoW)。協議本身會增加晶片集之間訊號的傳輸延遲。在此基礎上新增加密技術會進一步加重效能負擔，甚至可能造成顯著影響。

雖然沒有標準規定晶片集間通訊的加密，但 UCIe 和 BoW 都在研究安全性。兩者都尚未建立標準化方法。雖然增加安全性總是意味著效能有所損失，但晶片集的成本尤其高昂。這是一個正在積極發展的領域，未來幾年可能會發生變化。

與此同時，在晶片級，旁道攻擊的防護最為有效，尤其是在功耗分析方面。如果每個晶片都具備旁道防護措施，並且晶片外部僅有的元件是無源的，那麼功耗分析應該會非常困難。

如果晶片受到EMI輻射防護，那麼封裝本身的EMI特徵將更小，但並非為零。如果所有晶片都採用主動對抗措施，那麼封裝EMI特徵將毫無意義，因為它將由所有晶片的混淆訊號組合而成。但如果晶片僅依靠遮蔽層進行防護，那麼中介層和其他連線仍然可能輻射訊號。

考慮到完整的晶片設計，回頭告訴晶片設計人員新增主動EMI混淆措施是不切實際的。這意味著晶片外部但在封裝內部的訊號仍然可能輻射。加密會大大降低這種輻射的意義，但目前尚不清楚加密是否會成為一種可接受的緩解措施。

在封裝中新增混淆技術就意味著新增一個元件，其唯一目的是發射令人困惑的EMI訊號，從而增加噪聲並消耗能量。這可能適用於某些應用，但不太可能在所有應用中都具有吸引力。如果敏感訊號正在輻射，則可能需要在封裝級別進行進一步的遮蔽。這可能意味著在元件上方並嵌入基板內增加一層金屬層。

與任何安全性討論一樣，必須在設計階段的早期考慮可能的攻擊面和緩解措施。事後補救措施可能效果不佳，甚至無效。這種考量的一部分涉及系統中特定晶片或晶片組的價值，但我們不能忽視這樣一個事實：對某個元件的攻擊可能並非為了探測該元件而發生。它可能只是一種進入網路，然後訪問其他元件的方法。因此，設計人員必須更廣泛地考慮安全性（或缺乏安全性）對晶片所針對的系統的影響。

快速發展的技術

先進封裝仍然是一個極具活力的領域。儘管目前主要用於高價值晶片，但其應用正在快速增長。本報告介紹了多種工藝和選項，其中一些是品牌化的。這些不應被視為整個行業標準化的工藝。在該技術的形成階段，新的想法和新技術是常態，而非例外。

這種高層次的影響延續了很久以前就開始的整合趨勢。我們已經從板上系統（SBO）轉向片上系統（SCO），儘管封裝中的系統並非全新概念，但它們現在正逐漸成為主流。先進的封裝技術使這成為可能，縮小了系統尺寸，並在更小的空間內實現了更多功能。

我們預計，每年都會出現新的方法。有些方法會持續存在，而有些方法則會隨著更好的想法的出現而逐漸消亡。我們未來更新將致力於區分持久的發展和稍縱即逝的事物。可以肯定的是，尖端封裝技術每年都會有所不同。

END

👇半導體精品公眾號推薦👇

▲點選上方名片即可關注

專注半導體領域更多原創內容

▲點選上方名片即可關注

關注全球半導體產業動向與趨勢

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。