“chiplet”和“異構整合”這兩個術語充斥著新聞版面、會議論文和營銷簡報，大多數工程師都能理解他們所讀到的內容。但演講者有時會在演講過程中結巴，試圖弄清楚某個特定的晶片是否符合 chiplet 的條件，而異構整合對不同的人有不同的含義。這兩個術語都缺乏公認的定義，無法幫助理解目前困擾這兩個術語的細微差別。

對於一些行業專家來說，存在晶片間介面就意味著矽片可以稱為 chiplet。當談到異構整合時，分歧就大得多，在討論中推論不同的標準時，一個人的定義可能會發生變化。今天，這種討論可能顯得迂腐，但從長遠來看，清晰一致的定義可能會刺激這種新興架構的發展。

得益於異構整合的發展（稍後會詳細介紹），chiplet如今已成為熱門話題。將 SoC 分解為離散元件在某種程度上意義重大。但將多個晶片整合到單個封裝中並非新鮮事。多晶片模組 (MCM) 多年來一直如此，主要用於不太受關注的非主流應用。

在 MCM 中，組成元件通常是以封裝形式單獨出售的晶片。如果沒有定製實現，MCM 封裝內的元件無需任何新特性。

那麼，chiplet 是否只是我們多年來一直在做的事情的一個新名稱？儘管在定義細節方面存在一些分歧，但沒有人認為 chiplet 只是舊事物的一個新名稱。大多數（但不是全部） chiplet 的關鍵特徵是將一個晶片直接連線到另一個晶片的專用方式。Synopsys 高效能計算 IP 解決方案產品管理副總裁 Michael Posner 表示：“它需要某種程度的晶片到晶片介面。”

有人認為，只有具有標準化晶片間介面的矽才符合要求。“對我們來說，chiplet之所以是chiplet，唯一的標準就是晶片之間是否有標準化介面，”弗勞恩霍夫 IIS EAS 高效電子部門負責人、先進系統整合小組組長 Andy Heinig 說道。否則，元件就只是一個 MCM。

儘管新介面並非必需，但現有 MCM 已證明這一點，chiplet可提高效能和效率，而 MCM 中的晶片則無法做到這一點。“傳統晶片設計為單獨封裝，然後必須能夠自行驅動印刷電路板 (PCB) 線路，”Ansys 產品營銷總監 Marc Swinnen 表示。 “因此，它在 I/O 上有大型驅動器來驅動這些外部線路。而晶片則旨在與中介層上的其他晶片配合使用。因此，它的介面速度更快、功耗更低，而且只能驅動幾毫米的線路。這種晶片永遠不能放在普通封裝中，因為它沒有足夠的驅動強度來驅動普通線路。”

整個chiplet理念源於對先進節點成本的經濟擔憂，以及無法生產大於光罩尺寸的晶片。Promex 營運長 Dave Fromm 表示：“chiplet可以提高總體產量並降低成本，因為它們是使用更小、單個已知良好的晶片和適合每個晶片的製造技術組裝而成的，而不是將所有功能整合在一個大型晶片級別，並使用最先進的製造節點來實現裝置內最苛刻的功能。 ”

如今，許多公司採用專有方案來更高效地將資料從一個晶片移動到另一個晶片。對於許多人來說，這使得這些晶片有資格成為晶片。對於那些希望實現標準化的人來說，UCIe和Bunch of Wires (BoW) 增加了認可，並且已經開始被採用。

標準問題對於 Chiplet 的廣泛概念至關重要，就像今天的 IP 一樣。互操作性對於確保從不同來源購買的任何 Chiplet 都能很好地協同工作至關重要。對於一些人來說，這才是 Chiplet 的真正意義所在，這就是為什麼他們認為標準化介面對於成為 Chiplet 是必不可少的。

Arm 對這種方法進行了稍微放鬆，它更注重分解而不是介面。Arm 架構產品管理總監 Mark Knight 說：“ Chiplet 是一種未封裝的矽片，設計用於與其他晶片組組合和封裝，並作為片上系統 (SoC) 的一部分執行。晶片組可以建立更大、更復雜的系統，這些系統可以作為單個元件封裝和出售，並且每個 Chiplet 都針對特定功能或任務進行了最佳化。這樣一來，就無需構建一個大型的單片晶片，否則可能會帶來成本效益挑戰並導致與產量相關的經濟問題。”

晶片集市場的概念使事情變得複雜，而 Synopsys 正是基於此作出了區分。“因為‘晶片集’也被用來描述這個開放的晶片集市場，所以我們開始使用‘多晶片集’這個術語，因為它涵蓋了所有市場和用例，”Posner 說。根據這個定義，只有為該開放市場設計的晶片才是晶片集。但他仍然認為，擁有晶片到晶片的介面是必要的。

另一種觀點關注的是晶片在封裝中的作用，而不是介面。如果它是獨立的，那麼它就不是晶片。“晶片是模組化的，”西門子 EDA中央工程解決方案總監 Pratyush Kamal 說。“設計用於執行特定功能的不同晶片組合在一個封裝內的中介層上。”

但特定功能不一定是獨立功能。“它要求晶片與其他功能一起封裝，”Synopsys 的 Posner 表示。“這並不一定意味著晶片很小。我們看到光罩大小的晶片被封裝在一起。”

根據這個定義，一組晶片必須放在一起考慮，不能單獨考慮，才能發揮完整的功能。Kamal 說：“當你考慮啟動、除錯、測試、時鐘或電源管理時，你必須把多個實體放在一起考慮。你不能孤立地看待它們。”

內部延遲必須是名義上的。“晶片到晶片的延遲必須是總延遲的一小部分，”他說。“只有這樣你才能說它與另一個實體緊密耦合。”

儘管封裝似乎是 chiplet 概念的重要組成部分，但即便如此，封裝也並非普遍要求。Kamal 說：“業界傾向於將 chiplet 必須進行共同封裝作為基本約束。我不一定同意這一點，因為在系統中，將兩個 chiplet 直接安裝在板上可能是經濟的。”

與此討論相關的是，我們應該如何稱呼那一小塊矽片。它是晶片還是 Chiplet ？由於每個封裝中只有一個晶片，所以這從來都不是問題。現在多個元件被封裝在一起，“晶片”是晶片還是封裝單元？許多人將“晶片”分配給單個矽片，而“ Chiplet ”是封裝單元，無論內容如何。

聯華電子先進封裝總監 Pax Wang 表示：“通常情況下，晶片是經過測試和封裝的，可以直接發貨並組裝到裝置中。然而， Chiplet 是指經過測試並封裝到同一晶片中的不同功能晶片（或裸片）。”

這種區別不是出於技術考慮，而是為了方便——我們需要為這些東西起個名字。挑戰在於，並不是每個人都能記住這些名字。它也與舊的多晶片模組術語相沖突，在舊術語中，“晶片”指的是晶片，因此即使在這裡也很難做到清晰。

基於此，有些人更喜歡使用“dielet”而不是“chiplet”，因為我們所說的 chiplet 看起來不像封裝電路的縮小版。“在為客戶開發晶圓堆疊服務時，我認為在某些情況下‘dielet’可能比‘chiplet’更好，”Wang 說道。但“chiplet”聽起來比“dielet”更好，所以目前，我們中任何不喜歡“chiplet”的人都只能使用這個名字。

當封裝中包含模擬晶片時，事情會變得更加複雜。標準化介面是數字的，適用於任何控制訊號或數字資料轉換為模擬或從模擬轉換為模擬。模擬訊號顯然不會使用任何此類介面。如果模擬訊號驅動或僅由外部訊號驅動，則不需要任何特殊的內部介面。但是，如果模擬驅動另一個晶片，則該連線需要定製設計和定製驗證。

因此，如果 Chiplet 的試金石是標準化介面的存在，那麼只有當模擬晶片具有這些數字訊號時，它才有資格成為 Chiplet 。如果這些訊號提供的是控制而不是資料，那麼它就不太可能需要標準化介面的頻寬。是否仍然有必要採用該介面或更簡單的介面將由架構師決定。

但事情就是從這裡開始變得有點奇怪。如果人們認為標準化介面是不可侵犯的，那麼一些模擬晶片可能不符合 Chiplet 標準。如果任何晶片到晶片介面無需標準即可符合標準，那麼更多的模擬晶片將符合標準。

光子晶片也存在同樣的潛在問題，不過現在擔心可能還為時過早。純光子晶片沒有電氣介面。那麼它還能被視為光子晶片嗎？

這就是這些定義遇到普遍考驗的地方。如果必須滿足某些標準（例如標準化介面）才能稱為 Chiplet ，而有些晶片有，有些沒有，這有什麼區別嗎？如果某個假設的模擬晶片沒有數字訊號，因此不符合晶片的資格，這是否意味著它不能整合到封裝中？當然不是。所以，辯論這些定義有助於溝通，但嚴格遵守這些定義可能並不那麼重要。

異構整合也是一個新概念。“30 或 40 年來，我們一直採用單片設計，這具有巨大的優勢，”Swinnen 說。“如果你有多個核心，並將它們全部放在一個 SoC 上，它們會更快、更小、更便宜，而且功耗更低。這種情況仍然存在。你可能無法做到這一點的唯一原因是晶片太大了。”

另一個因素就是先進節點的成本，以及如果無法增加價值就想避免這種成本。Tignis 營銷副總裁 David Park 表示：“某些晶片（例如記憶體、CPU、GPU）如果不能‘跟上’，就不會受到重視，而這些晶片正是向前沿遷移的晶片。但其他晶片不需要遷移到較小的工藝節點。”

驗證和處理考慮因素也發揮著重要作用。2.5D 整合如今備受關注，但 3D 整合可能會加劇整合問題。“當你嘗試連線不同的 3D 元件時，整合挑戰就會出現，” Lam Research全球半導體工藝和整合高階經理 Benjamin Vincent在一篇部落格文章中指出。這些挑戰可以激發“異構”區別。

儘管“chiplet”的定義很接近，但工程師對異構整合的看法卻大相徑庭。它們都考慮了封裝中的多種事物，但將其定義為異構的“界限”卻有所不同。“我認為對此沒有非常明確的定義，”Wang 指出。這些界限逐漸升級，如下所示：

有些考慮因素相對比較脆弱。例如，考慮到不同節點的要求，如果一個封裝包含一個 22nm 晶片和一個 12nm 晶片，那麼它就是異構的。如果在未來某個時候 22nm 晶片升級到 12nm，那麼按照這個定義它就不再是異構的了。

那麼“異構”的區別到底想表達什麼呢？在這個例子中，組裝過程實際上沒有任何變化。只是更新了一個晶片。從異構變為同質是否能提供任何實質性的清晰度還不清楚。

王說：“即使它們共享相同的節點，但如果它們具有完全不同的功能、完全不同的設計理念和完全獨立的路線圖，我稱之為異構整合。”

再次，模擬使事情變得複雜。“模擬不使用先進節點，”Swinnen 說。“5nm 工藝中出現的寄生效應太多，很難滿足規格要求。”

對於異構區別的一種觀點是，必須對整個封裝進行一起模擬，才能確保產品的效能和產量符合要求。

Heinig 表示：“如果一個晶片上有 100 V 電壓，你必須確保它不會耦合到你的 5nm 子系統中。這是一個多物理問題。我們看到的第二個問題是，如果你看看 BoW 和 UCIe，介面電壓約為 0.7 或 0.8 V。這對於 7nm、10nm 或 22nm 非常有效，但如果你採用 65nm 或 90nm，你的電源電壓為 3V 或 5V。那麼，介面上的 0.8 V 就不起作用了，因為你沒有達到成熟技術的閾值電壓。”

隨著材料的增加，必要的模擬也隨之增加，因為多物理場模擬將確認熱效能、可靠性、噪聲、訊號質量以及任何其他考慮因素，以確保產品堅固耐用。“你可能有一個跨多種技術的子系統，”Kamal 說。“你需要提取並模擬整個子系統，這就是我們需要強調異質性的原因。”

最終，IEEE 釋出了異構整合路線圖，它符合最寬鬆的定義：“異構整合是指將單獨製造的元件整合到更高級別的元件中，從總體上提供增強的功能和改進的操作特性。”

人們可以爭論定義的微妙之處，但這種努力會有回報嗎？通常，如果定義能提供有助於決策的資訊，那麼它就是有用的。對於 chiplet 來說，定義的價值取決於上下文。一家自己進行 SoC 分解的公司可以使用自己的命名法。

但是，如果出現了小晶片市場，互操作性取決於所購買的產品是否符合小晶片的條件。當然，如果有人在公開市場上銷售“小晶片”——沒有晶片間介面但其他方面可以正常工作——這真的是個問題嗎？只要晶片有充分的文件記錄，可能就不會有問題。

異構整合可能是另一回事。如今，每個人都在開發自己的先進封裝流程，這些流程彼此不同，特別是因為這些公司試圖區分他們的流程。此外，許多專案都是單獨進行的，而不是從配方中獲益。

但如果這些配方開始分成兩個不同的層級——一個是同質的，一個是異質的——那麼名稱將決定配方。理想情況下，所有從事包裝的公司都會同意相同的定義，這樣規劃人員就可以進行同類比較，而不必費力地尋找不同的定義。

顯然，晶片行業還沒有達到這個水平，所以目前討論的最大價值在於，這是一個思考最合適定義的機會。幸運的是，隨著實際影響的日益明顯，這些思考將開始統一起來。

▲點選上方名片即可關注

▲點選上方名片即可關注