👆如果您希望可以時常見面，歡迎標星🌟收藏哦~
來源：內容編譯自techspot，謝謝。
隨著臺積電準備擴大其晶片封裝技術的物理規模，半導體行業正邁向一個重要的里程碑。在最近的北美技術研討會上，臺積電詳細介紹了新一代CoWoS（晶圓上晶片封裝）技術的計劃，該技術能夠組裝比目前量產的晶片尺寸大得多的多晶片處理器。
如今的高階處理器，尤其是那些支援資料中心和人工智慧工作負載的處理器，已經依賴多晶片設計來滿足對效能和記憶體頻寬不斷增長的需求。臺積電目前的 CoWoS 解決方案可容納面積高達 2,831 平方毫米的中介層，是標準光掩模版面積的三倍多，而受 EUV 光刻技術的限制，標準光掩模版面積僅為 830 至 858 平方毫米。
該技術已經應用於 AMD 的 Instinct MI300X 和 Nvidia 的 B200 GPU 等產品，這些產品將大型計算晶片組與高頻寬記憶體堆疊結合在一起。
然而，隨著人工智慧和高效能計算應用的複雜性不斷增長，對更多矽的需求也日益增長。為了應對這一挑戰，臺積電正在開發一種全新的 CoWoS-L 封裝技術，預計最早於明年推出，該技術支援面積高達 4,719 平方毫米（約為光罩極限的 5.5 倍）的中介層，並需要 100×100 毫米的基板尺寸。這將允許最多 12 個高頻寬儲存器堆疊，相比現有能力有顯著提升。
臺積電預計，採用該技術製造的晶片將提供比當今領先設計高出三倍半的計算效能，有可能滿足 Nvidia Rubin GPU 等即將推出的處理器的需求。
展望未來，臺積電計劃突破極限，推出更大的封裝：將 7,885 平方毫米的中介層安裝在 120×150 毫米的基板上，其尺寸略大於標準 CD 盒。這意味著光罩面積將超出極限 9.5 倍，幾乎是該公司之前 8 倍光罩封裝面積的兩倍。
如此龐大的元件可以容納四個 3D 堆疊整合晶片系統、十二個 HBM4 記憶體堆疊和多個輸入/輸出晶片，為效能和整合樹立了新的標杆。
對於效能要求極高的客戶，臺積電還提供晶圓級系統 (SoW-X) 技術，該技術能夠將整塊晶圓整合到單個晶片中。目前，只有 Cerebras 和特斯拉等少數公司將晶圓級整合用於專用 AI 處理器，但隨著超大尺寸晶片需求的增長，臺積電預計該技術將得到更廣泛的應用。
這些龐然大物處理器面臨著巨大的工程挑戰。為大型多晶片元件供電需要創新的解決方案，因為它們需要數千瓦的功率，遠遠超出了傳統伺服器設計的承受能力。
為了解決這個問題，臺積電正在將先進的電源管理電路直接整合到晶片封裝中。該公司利用其N16 FinFET技術，將單片電源管理IC和晶圓上電感器嵌入到CoWoS-L基板中，從而實現電源在封裝中的高效傳輸。
這種方法降低了電阻並提高了電源完整性，從而實現了動態電壓調節和對不斷變化的工作負載的快速響應。嵌入式深溝槽電容器進一步穩定了電氣效能，濾除了電壓波動，確保在高計算負載下可靠執行。
這些進步反映了向系統級共同最佳化的更廣泛轉變，其中電力輸送、封裝和矽設計被視為相互關聯的元素，而不是單獨的關注點。
然而，向更大尺寸的晶片封裝邁進並非沒有挑戰。新基板的物理尺寸，尤其是 100×100 毫米和 120×150 毫米的尺寸，正在突破現有模組標準（例如 OAM 2.0）的極限，並且可能需要新的系統和電路板設計方法。
熱管理是另一個關鍵挑戰。隨著處理器尺寸和功耗的增長，它們會產生大量的熱量。硬體製造商正在探索先進的冷卻技術，包括直接液冷和浸沒式冷卻，以保持這些晶片高效執行。
臺積電已與合作伙伴合作開發用於資料中心的浸入式冷卻解決方案。這些解決方案即使在高負載下也能顯著降低能耗並穩定晶片溫度。然而，將這些冷卻技術直接整合到晶片封裝中仍然是未來的挑戰。
參考連結
https://www.techspot.com/news/107695-tsmc-unveils-plans-giant-ai-chips-meet-surging.html
END
👇半導體精品公眾號推薦👇
▲點選上方名片即可關注
專注半導體領域更多原創內容
▲點選上方名片即可關注
關注全球半導體產業動向與趨勢
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
今天是《半導體行業觀察》為您分享的第4016期內容，歡迎關注。
推薦閱讀
『半導體第一垂直媒體』
即時 專業 原創 深度
公眾號ID：icbank
喜歡我們的內容就點“在看”分享給小夥伴哦
