HBM與先進封裝：AI算力革命的隱形賽點

導語

AI算力需求引爆硬體革命。

今日免費下載：2025中國算力中心行業白皮書

來源：半導體產業縱橫

作者：方圓

人工智慧大模型的爆發式發展正重塑全球半導體產業格局。從訓練千億引數的Transformer模型到即時推理的生成式AI應用，算力需求呈現指數級增長。

據IDC預測，2025年中國智慧算力規模將達1037.3 EFLOPS，增長43%。

然而，傳統“儲存牆”（由於儲存系統的效能限制，導致計算機整體效能無法有效提升的現象）問題成為算力提升的瓶頸：資料在儲存器與處理器之間的搬運速度遠低於計算速度，導致能效比低下。

在此背景下，高頻寬儲存器（HBM）與先進封裝技術成為突破關鍵。

HBM透過3D堆疊與矽通孔（TSV）技術，實現單顆頻寬超1TB/s，較傳統GDDR6提升5倍；而臺積電CoWoS、英特爾EMIB等先進封裝技術則透過異構整合，將CPU、GPU、NPU等晶片整合為“超級晶片”，突破單芯片面積與功耗限制。

這兩項技術共同構成AI算力革命的“隱形戰場”，其發展不僅關乎技術路線競爭，更涉及地緣政治與產業鏈話語權的爭奪。

HBM：突破儲存牆的“垂直革命”

傳統計算架構中，計算單元與儲存單元的物理分離導致資料搬運能耗佔總功耗的60%以上，形成制約算力提升的“記憶體牆”。

以GPT-4為代表的萬億引數大模型，每次推理需呼叫數TB級資料，若依賴傳統GDDR5記憶體，僅資料傳輸延遲就足以讓算力效率腰斬。

這正是英偉達在H100晶片中引入HBM3的根本動因——其頻寬達到3.35TB/s，是GDDR6X的5倍，將資料搬運時間壓縮至納秒級。

自2014年首款HBM產品釋出以來，HBM技術已經發展至第四代改進型，分別是HBM（第一代）、HBM2（第二代）、HBM2E（第三代）、HBM3（第四代）和HBM3E（第四代改進型）。

隨著技術的不斷進步，HBM晶片的容量從1GB升級至24GB，頻寬從128GB/s提升至1.2TB/s，資料傳輸速率從1Gbps提高至9.2Gbps。

HBM透過3D堆疊工藝將8-12層DRAM晶片垂直整合，藉助TSV（矽通孔）技術實現層間萬級互聯通道。

以SK海力士最新量產的HBM3E為例，其採用1β nm製程與混合鍵合技術，單顆容量達24GB，頻寬突破1TB/s，相當於在指甲蓋大小的空間內構建起12車道的資料高速公路。

這種突破不僅來自DRAM工藝進步，更依賴於2.5D封裝中矽中介層的精密佈線——臺積電CoWoS技術能在1平方釐米內佈置超過10萬條微凸點，將處理器與記憶體的物理距離縮短至微米級。

AI 的蓬勃發展使得 HBM 的需求呈現爆發式增長。隨著 AI 技術在雲端 / 電商服務、智慧製造、金融保險、智慧醫療及智慧駕駛輔助等眾多行業的深度滲透，AI 伺服器與高階 GPU 的需求水漲船高。

據 TrendForce 資料顯示，預計 2023 年 AI 伺服器（包含搭載 GPU、FPGA、ASIC 等）出貨量近 120 萬臺，同比增長 38.4%，佔整體伺服器出貨量近 9%，至 2026 年佔比將提升至 15%，2022-2026 年 AI 伺服器出貨量年複合增長率達 22%。

在 AI 伺服器中，HBM 成為關鍵標配，特別是在訓練側，AI 伺服器基本需要採用中高階 GPU，如英偉達A100/H100 等，HBM 的滲透率接近 100%。

推理側隨著 AIGC 模型逐漸複雜化，採用中高階 GPU 並搭載 HBM 也成為必然趨勢。

當HBM與GPU透過先進封裝實現異質整合，算力密度的衡量標準已從單純的電晶體數量轉向“每瓦特頻寬”。英偉達H200的案例極具代表性：儘管其GPU架構與H100相同，但透過搭載HBM3E使LLM推理速度提升1.9倍，這證明在AI時代，“記憶體頻寬×能效比”的組合正成為比浮點運算峰值更關鍵的指標。

全球HBM 市場呈現高度集中態勢，2022 年三大原廠 HBM 市佔率分別為 SK 海力士 50%、三星約 40%、美光約 10%。SK 海力士憑藉先發優勢，為英偉達提供HBM3，目前在市場份額上保持領先。

不過，2024 年三星開始擴大對英偉達的HBM3 供應，美光也成功批次生產 HBM3E，未來三星和美光有望逐步擴大在 HBM 市場的份額。

為了滿足市場對 HBM 的旺盛需求，各大儲存晶片大廠紛紛加大產能擴張力度。SK 海力士正在擴大其在清州 M15X 工廠的 HBM 產能，投資額超過 20 萬億韓元（約合 146 億美元），計劃於 2025 年 11 月完工；此外，有訊息人士透露，三星正在建立一條HBM4 專用生產線，處於 “試生產” 階段。

據韓聯社報道，三星計劃在現有封裝設施的基礎上興建服務於 HBM 記憶體的半導體封裝工廠；美光正在美國建設HBM 測試產線與量產線，且其首次考慮在馬來西亞生產HBM，維吉尼亞州 Dominion Fab6 可能擴建供應 HBM 前段。

先進封裝：從“單一晶片”到“系統級整合”

先進封裝技術在AI 算力提升中同樣扮演著不可或缺的角色。隨著摩爾定律逐漸放緩，透過傳統制程升級來提高晶體密度的方式，其價效比越來越低，且面臨著量子隧穿效應等諸多技術難題，研發成本大幅增加，良率卻難以保證。

在這樣的背景下，先進封裝技術應運而生，成為提升晶片效能的新路徑。

先進封裝與傳統封裝有著本質區別。傳統封裝主要功能是為半導體晶片提供電氣連線，並保護晶片免受外界元件影響，其電路連線主要依賴引線框架，這種方式生產工藝相對簡單、成本較低，但封裝後的晶片尺寸較大，晶片管腳數量受限，在以人工智慧、高效能計算為代表的新需求面前逐漸力不從心。

而先進封裝則以提高連線密度、提高系統整合度與小型化為主要方向，電路連線主要透過凸塊（Bump）完成，整個體系涵蓋倒裝焊（Flip Chip）、晶圓級封裝（WLP）、扇入 / 扇出、2.5D 封裝（Interposer）、3D 封裝（TSV）、混合鍵合、Chiplet 等一系列先進技術與理念。

先進封裝能夠大幅提高晶片整合度，縮短晶片之間的互連長度，增加 I/O 數量，提升散熱效能，實現系統重構，同時提高加工效率和設計效率。

以AI 訓練晶片為例，高頻寬記憶體（HBM）需要透過邏輯晶片和多層的 DRAM 堆疊來實現高速資料傳輸，其中 HBM 內部的 DRAM 堆疊屬於 3D 封裝，而 HBM 與晶片其他部分合封於矽中介層上屬於 2.5D 封裝。2.5D/3D 封裝技術憑藉能夠打破 “記憶體牆” 制約的優勢，成為 AI 及高效能計算需求下的主流方案。

2.5D 封裝是將晶片堆疊於中間層之上或透過矽橋連結晶片，以水平堆疊方式，主要應用於拼接邏輯運算晶片和高頻寬儲存器；3D 封裝則是垂直堆疊晶片的技術，主要面向高效能邏輯晶片、SoC 製造。

臺積電的CoWoS（Chip on Wafer on Substrate）技術是 2.5D/3D 封裝技術的典型代表，它將晶片堆疊起來再封裝於基板上，減少了晶片空間，降低了功耗和成本，實現了多個晶片在一個封裝中的高度整合，提高了訊號傳輸速度和可靠性，具備高性價比優勢。目前，全球絕大部分 AI 晶片廠商均採用了 CoWoS 先進封裝，這也導致臺積電 CoWoS 產能持續吃緊。

根據市場調研機構Yole 資料預測，全球先進封裝市場規模將由 2022 年的 443 億美元增長到 2028 年的 786 億美元，年複合成長率為 10.6%，增速遠高於傳統封裝。在競爭格局方面，臺積電憑藉在先進製程積累的技術優勢，成為全球先進封裝領域的龍頭企業。

其推出的 3DFabric，搭載了完備的 3D 矽堆疊和先進的封裝技術，英偉達、AMD 等全球 AI 晶片龍頭均採用臺積電的先進封裝技術。

三星、英特爾、日月光等企業在先進封裝領域也有深厚的技術積累和市場份額。

國內廠商也在奮起直追，長電科技、通富微電均具備CoWoS 先進封裝能力，長電先進 XDFOI™ 2.5D 試驗線已建設完成並進入穩定量產階段，同步實現國際客戶 4nm 節點多晶片系統整合封裝產品出貨；通富微電與全球 AI 晶片龍頭 AMD 深入合作佈局 CoWoS 產品；盛合精微雖然起步較晚，但進展迅速，目前已經可以提供基於矽通孔（TSV）載板、扇出型和大尺寸基板等多個不同平臺的多晶片高效能整合封裝一站式量產服務，滿足人工智慧、資料中心、智慧手機領域需求。

先進封裝工藝的升級，帶動了半導體裝置及材料需求的持續增長。

先進封裝涉及光刻、刻蝕、沉積、拋光等多種工藝，對應裝置材料需求從傳統的封裝裝置材料擴充套件至前道晶圓製造用的裝置材料。裝置端包括光刻機、刻蝕、薄膜沉積裝置等；材料端涵蓋電鍍液及新增劑、拋光液、功能性溼電子化學品、光刻膠、臨時鍵合膠、靶材等。目前，先進封裝裝置的國產替代正在全面推進，在固晶機、封裝光刻機、刻蝕、薄膜沉積裝置、鍵合裝置、CMP、減薄裝置等多個領域，國內企業均取得了不同程度的突破。

材料方面，雖然高階封裝基板、環氧塑封料、PSPI 光刻膠、臨時鍵合膠等品類國產化程度較低，但國內企業也在積極佈局，部分產品已進入客戶驗證或小批次試產階段。

先進封裝技術透過異構整合與微縮互連，重構晶片設計正規化。

臺積電CoWoS技術採用矽中介層（Interposer）連線多個晶片，實現2.5D封裝，英偉達H100 GPU即透過此技術整合HBM3，頻寬達3 TB/s。英特爾EMIB技術則透過嵌入式矽橋連線不同製程的晶片，支援Chiplet架構，AMD MI300晶片藉此將CPU、GPU與HBM整合，算力密度提升3倍。

臺積電2024年CoWoS月產能突破4萬片，仍無法滿足需求——僅英偉達B100晶片就預定60%產能。

三星投資200億美元建設"封裝巨城"，其H-Cube技術可封裝1200mm²超大型中介層，是傳統方案的3倍。這場競賽背後是驚人的資本消耗：單條CoWoS產線投資超30億美元，相當於3座傳統封測廠的投入。

封裝環節價值佔比從28nm時代的7%飆升至3nm時代的25%，臺積電憑藉CoWoS技術將封測毛利率拉昇至52%，倒逼傳統封測巨頭日月光轉型先進封裝。更深遠的影響在於產業鏈主導權轉移——晶片設計企業必須提前18個月與臺積電協調封裝方案，AMD MI300X因封裝資源不足被迫延遲量產。

隱形賽點的深層博弈

HBM 與先進封裝技術並非孤立存在，而是相輔相成、協同共進，共同為 AI 算力的提升貢獻力量。HBM 解決了記憶體頻寬和容量的瓶頸問題，使得處理器能夠快速獲取和處理大量資料，而先進封裝技術則透過最佳化晶片間的連線和整合方式，進一步提升了資料傳輸效率和系統性能。

在AI 伺服器中，HBM 與 AI 晶片透過先進封裝技術實現了緊密結合，極大地提高了系統的整體效能。例如，透過 2.5D/3D 封裝技術將 HBM 與 GPU 封裝在一起，縮短了資料傳輸路徑，減少了訊號延遲，使得 GPU 能夠更高效地呼叫 HBM 中的資料，從而加速 AI 計算過程。這種協同效應在 AI 訓練和推理中表現得尤為明顯，能夠顯著提升模型訓練速度和推理的準確性。

從產業鏈角度來看，HBM 與先進封裝的發展也帶動了上下游產業的協同發展。上游的半導體裝置和材料企業，如應用材料、東京電子、北方華創、中微公司等，需要不斷研發和生產更先進的裝置和材料，以滿足 HBM 和先進封裝的工藝要求；中游的晶片設計和製造企業，如英偉達、AMD、三星、臺積電等，透過採用 HBM 和先進封裝技術，推出更具競爭力的產品；下游的 AI 應用企業，如谷歌、微軟、百度、阿里巴巴等，能夠利用這些高效能的晶片和記憶體，開發出更強大、更智慧的 AI 應用。

在這場AI 算力革命的隱形戰場中，HBM 與先進封裝技術無疑是最為關鍵的力量。它們的發展不僅將推動 AI 技術邁向新的高度，還將深刻影響整個半導體產業的格局。

對於企業來說，抓住 HBM 與先進封裝技術帶來的機遇，加大研發投入，提升技術實力和市場競爭力，是在未來科技競爭中取得優勢的關鍵。

推薦閱讀：

‍1、光刻機產業鏈圖詳解

2、算力相關產業鏈梳理

3、2024年，誰在退市名單上？

4、國內催收行業分析

5、中國獨角獸企業排行榜

——END——

【PS：點選詳情可檢視內容】