作者：Adam Zewe
編輯：吳海波
MIT創新雷達｜掃描前沿趨勢，洞見科創未來
On Campus and Around World
近年來，5G/6G通訊、資料中心及量子應用需求增長，傳統矽工藝在高頻高效上遇瓶頸。氮化鎵（GaN）因寬頻隙、高遷移率備受關注，但高成本和整合難題限制應用。
MIT團隊提出新工藝：在GaN晶圓批次製備微型電晶體，精準切割成約240×410微米晶粒，再透過低於400°C的銅-銅鍵合，將晶粒粘接到標準矽CMOS晶片。該方法成本低、相容主流流程，兼具GaN效能與先進矽工藝優勢，可提升頻寬和能效並降低溫度。
以功率放大器為示範，芯片面積不足0.5平方毫米，增益和效率超傳統矽方案，有望提升手機通話質量、無線頻寬和續航。同時相容現有製造流程，不僅可最佳化當前電子裝置，也為未來低溫量子異質整合奠定基礎。
研究人員開發出了一種全新的晶片製造工藝，能夠以低成本、可擴充套件的方式，將高效能氮化鎵（GaN）電晶體整合到標準的矽基CMOS晶片上｜圖源：研究團隊提供
麻省理工學院研究生、該方法論文第一作者Pradyot Yadav表示：“如果我們能夠降低成本、提高可擴充套件性，同時增強電子器件效能，那麼採用這項技術顯而易見。我們結合了矽技術的優勢與氮化鎵電子學的最佳效能。這些混合晶片可徹底變革眾多商業市場。”
Pradyot Yadav 是麻省理工學院電子工程與計算機科學系的博士研究生，研究聚焦於異質整合、三維晶片結構以及射頻與功率電子等前沿方向。作為本研究的第一作者，他主導開發了一種創新工藝，透過低溫銅-銅鍵合方式，將微型氮化鎵電晶體高效整合到矽晶片上，是這一整合平臺的核心奠基者。
論文合作者包括MIT研究生Jinchen Wang、Patrick Darmawi-Iskandar；MIT博士後John Niroula；高階作者、微系統技術實驗室（MTL）訪問科學家Ulrich L. Rohde；EECS（電氣工程與計算機科學系）副教授、MTL成員Han Ruonan；Clarence J. LeBel電子工程與計算機科學教授、MTL主任Tomás Palacios；以及佐治亞理工學院和美國空軍研究實驗室的合作者。該研究成果最近在IEEE射頻積體電路研討會上進行了展示。
Han Ruonan是MIT電氣工程與計算機科學系副教授、微系統技術實驗室（MTL）核心成員，長期專注於高速無線通訊、毫米波/太赫茲積體電路和異質整合系統等領域研究。作為本研究的高階作者之一，他為整體架構設計和理論創新提供了關鍵指導，是推動該技術邁向實際應用的重要學術力量。
電晶體替換：整合思路概述
氮化鎵是世界上第二大使用最廣泛的半導體，僅次於矽。其獨特特性使其在照明、雷達系統和功率電子等應用中表現優越。
氮化鎵材料已有數十年曆史。若要發揮其最大效能，需要將氮化鎵晶片與數字矽晶片（即CMOS晶片）互聯。目前部分整合方法是透過焊接將氮化鎵電晶體粘接到CMOS晶片上，但這限制了氮化鎵電晶體的最小尺寸。而電晶體越小，其可工作的頻率越高。
也有方法將整片氮化鎵晶圓疊加到矽晶圓上，但這會消耗大量氮化鎵材料，成本極高，且實際上只需在極少數微小電晶體部分使用氮化鎵，剩餘大部分材料浪費嚴重。
Yadav解釋：“我們希望在不犧牲成本或頻寬的前提下，將氮化鎵功能與矽數字晶片效能結合起來。我們的做法是在矽晶片上方直接新增超微小的離散氮化鎵電晶體。”
新晶片實現依賴多步驟工藝：
利用精細雷射技術，將每個電晶體切割至僅包含電晶體自身尺寸，即約240×410微米，形成所謂“晶粒”（dielet）。（1微米等於一百萬分之一米。）
每個電晶體表面製備微小銅柱，用於與標準矽CMOS晶片表面的銅柱直接焊接。銅-銅鍵合溫度低於400°C，足以避免損傷兩種材料。
金屬成本高且需要更高溫度及更大壓力；此外，金可能汙染多數半導體代工廠裝置，需在專用設施中操作。
Yadav指出：“我們需要低成本、低溫、低壓力工藝，銅在這些方面均優於金，同時導電效能更好。”
專用工具：實現奈米級對準與鍵合
為支援該整合流程，團隊開發了一種專用工具，可在奈米級精度下，將極微小的氮化鎵晶粒與矽晶片精確對準並鍵合。該工具透過真空吸持晶粒，在矽晶片表面移動、定位，並藉助先進顯微技術監控銅柱介面。當晶粒精確就位後，施加熱和壓力，使氮化鎵電晶體牢固粘接到矽晶片上。
Yadav回憶：“在每一步，我都需要找到相應技術的合作者，向他們學習，然後將技術整合到我的平臺中。花了兩年時間不斷學習和打磨。”
示範：高效能功率放大器
完善工藝後，研究團隊利用該方法制作了功率放大器——一種提高無線訊號強度的射頻電路。實驗裝置在頻寬和增益上均超越傳統矽電晶體器件。每個緊湊芯片面積不足0.5平方毫米。
此外，所用矽晶片基於Intel 16工藝節點、22奈米FinFET技術，具有先進的金屬互連和被動元件選項，能夠整合諸如中和電容等常見矽電路元件。這顯著提高了放大器增益，更接近下一代無線技術的需求。
IBM研究科學家Atom Watanabe（未參與本研究）評論：“為應對摩爾定律在電晶體縮放上的放緩，異質整合已成為實現系統持續擴充套件、縮小體積、提升功效並最佳化成本的有前景方案。尤其在無線技術領域，將化合物半導體與矽基晶圓緊密整合，對於構建從天線到人工智慧平臺的前端積體電路、基帶處理器、加速器和儲存器的統一系統至關重要。這項工作透過展示多片氮化鎵晶片與矽CMOS的三維整合，在當前技術能力之上邁出重要一步。”
前景與支援
該研究部分由美國國防部透過國防科學與工程研究生獎學金計劃（NDSEG Fellowship Program）及JUMP 2.0專案下的CHIMES中心資助，後者隸屬半導體研究公司（SRC）與國防部及國防高階研究計劃局（DARPA）合作。製造工作在MIT.Nano、美國空軍研究實驗室和佐治亞理工學院設施中完成。
由於該整合工藝相容現有流程，不僅可提升當前電子產品效能，還可為未來新興技術奠定基礎。例如，在許多量子計算方案所需的低溫環境下，氮化鎵優於矽，若能透過此方法將氮化鎵器件與數字處理單元結合，或將加速量子應用的發展。
這項技術將氮化鎵和矽兩大半導體各自優勢巧妙結合，既克服了GaN高成本與專用工藝限制，又利用成熟CMOS平臺，實現效能與規模的平衡。隨著標準化流程的落地推廣，未來我們有望在手機、基站、資料中心甚至量子計算系統中見到更高速、更節能、更緊湊的器件設計。
關注我們，瞭解更多前沿科技動態，共同見證電子與通訊領域的新一輪變革！歡迎留言討論或轉發，讓更多人瞭解這一突破。
參考資料：https://news.mit.edu/2025/new-3d-chips-could-make-electronics-faster-and-more-energy-efficient-0618