公眾號記得加星標⭐️，第一時間看推送不會錯過。
在最近於日本舉行的超大規模積體電路技術與電路研討會上，應用材料公司發表了一篇論文，描述了一種擴充套件 2nm 及以上工藝節點的先進邏輯晶片銅互連的方法。
應用材料公司開發了一種銅互連工藝流程，該流程利用了各種裝置和材料，包括新的Low k電介質線和釕鈷（RuCo）襯裡技術。在論文中，應用材料公司透過開發基於2奈米節點最新電晶體技術的AI加速器測試晶片，證明了該工藝的可行性。
誠然，這是一個涉及多個方面的複雜過程。簡單來說，一個先進的邏輯晶片包含數十億個被稱為電晶體的微型結構。電晶體是晶片的關鍵組成部分，用於切換器件中的電訊號。
在同一塊先進的晶片中，微型電晶體透過複雜的銅佈線方案相互電連線。這種佈線方案稱為銅互連，是晶片的重要組成部分。
但近年來，晶片製造商在銅互連方面遇到了一些挑戰和問題。基本上，銅互連中的細線在每個節點上變得更小、更緊湊，從而可能在這種複雜的佈線方案中產生電阻和其他問題。這會影響晶片的效能和可靠性。
預計在2奈米及以後的工藝節點，這些挑戰將會加劇。為了解決這些問題和其他問題，應用材料公司的新工藝為開發用於2奈米及以後先進晶片的複雜銅互連技術鋪平了道路。應用材料公司邏輯和記憶體工藝整合總監Gaurav Thareja在論文中表示：“我們迫切需要工藝創新，以便在不影響可靠性和良率的情況下降低電阻和電容。” 其他研究人員也參與了這項研究。
帶有銅互連的電晶體。電晶體位於結構底部（FEOL）。銅互連（橙色）形成於電晶體頂部（BEOL）。銅互連有多層級
基礎知識
幾乎所有系統，例如家用電器、汽車、電腦、遊戲機、GPS 裝置、醫療裝置、電視、智慧手機和其他產品，都由晶片驅動。許多系統都包含大量晶片。例如，一輛汽車就包含 1,000 到 3,000 個不同的晶片。
簡單來說，半導體（或晶片）包含複雜的電子電路，使其能夠在系統中執行特定功能。晶片是在被稱為晶圓廠的大型工廠中製造的。
半導體行業生產各種不同型別的晶片。例如，處理器用於驅動個人電腦和智慧手機。GPU 是驅動遊戲機、個人電腦和手機圖形的晶片。GPU 還用於加速計算機中的人工智慧演算法。記憶體晶片用於儲存資料。此外，還有許多其他型別的晶片。
一般來說，先進的邏輯晶片包含幾個關鍵部件或元件，包括電晶體、互連線和觸點。電晶體用於放大或切換晶片中的電訊號。晶片製造商（例如英特爾、三星、臺積電等）在晶圓廠的同一區域生產電晶體和其他元件，這被稱為前段製程 (FEOL)。
每個先進的晶片都由數十億個微型電晶體組成。你需要將晶片中的電晶體進行電連線。否則，晶片可能無法正常工作，甚至可能導致系統故障。
為了連線電晶體，晶片製造商會在電晶體上方製作複雜的銅佈線方案。這種佈線方案稱為銅互連，用於將晶片中的電晶體進行電氣連線。一個晶片可能有多層銅互連。
在實際操作中，互連線負責晶片內部的電源分配和電訊號的傳輸。銅互連線是在晶圓廠的另一部分——後端製程 (BEOL) 製造的。
然後，在晶圓廠，晶片製造商還會製造中間層 (MOL)。該層由大量微小的接觸結構組成，用於電連線獨立的電晶體和銅互連結構。此外，未來的先進晶片還可能整合背面供電網路 (PSN) 模組。該模組將在晶片背面佈線電源線。
早期電晶體和互連
為了瞭解半導體技術的未來發展，回顧並研究電晶體和互連線的演變歷程是一個好主意。現代半導體行業可以追溯到1947年，貝爾實驗室發明了電晶體。隨後，在1958年和1959年，德州儀器和快捷半導體公司共同發明了積體電路（IC）。積體電路將電晶體和其他元件整合在同一晶片上。
1959年，仙童公司的Jean Hoerni發明了平面工藝，據計算機歷史博物館記載，該工藝“透過建立一個由絕緣二氧化矽層保護的平面結構，提高了電晶體的可靠性”。在此基礎上，仙童公司的Robert Noyce設計了一種使用鋁互連線在器件頂部連線電晶體和其他元件的方法。由此，Noyce發明了單片積體電路（單片積體電路）。（Noyce還於1968年與他人共同創立了英特爾。）
與此同時，從20世紀60年代開始，金氧半導體場效應電晶體（MOSFET）逐漸成為數位電路中常見的電晶體型別。早期的器件中也使用了鋁互連線。
如今，許多晶片仍在使用 MOSFET。MOSFET 是一種平面結構，由源極、柵極和漏極組成。英特爾表示：“源極和漏極之間的區域稱為‘溝道’，由頂部的‘柵極’控制。” “當柵極關閉時，電流無法從源極流向漏極。透過在柵極上施加電壓來吸引溝道中的相應電荷，柵極就會導通。這樣就完成了源極和漏極之間的連線，從而允許電流流動。”
電晶體可以組合起來形成邏輯閘。邏輯閘組合起來，可以建立更復雜的電路。
鋁銅互連
時間飛快。1981年，IBM 推出了 5150 個人電腦，這是一款徹底改變了桌面計算的系統。該系統並非世界上第一臺個人電腦。但 IBM 開發了一個開放式架構的系統，使企業能夠開發與 IBM 相容的個人電腦或克隆產品。
IBM 的個人電腦搭載的是英特爾 1979 年推出的 8088 微處理器。英特爾基於 x86 架構的 8088 處理器採用 3 微米工藝製造，包含 29,000 個電晶體。當時，晶片中使用鋁互連線。
英特爾的 8088 並非該公司的第一款微處理器，但它為當時剛剛起步的 PC 行業開創了基於 x86 架構的架構。從某些方面來看，這款處理器還推動了半導體行業的電晶體微縮競賽。
幾年前，英特爾聯合創始人戈登·摩爾發表了他著名的論文，預測積體電路上電晶體的數量將每年翻一番。1975年，摩爾將這一預測修改為每兩年翻一番。
這一觀察結果被稱為摩爾定律，後來成為半導體行業的指導原則。遵循這一理念，英特爾和其他晶片製造商在20世紀70年代開始競相推出一種新的、更先進的製造工藝，大約每24個月推出一次。製造工藝包括在晶圓廠生產晶片的步驟和配方。
最終，在每個新的工藝節點上，晶片製造商的目標都是（現在依然如此）將電晶體的特定特徵尺寸縮小（或稱縮放）0.7倍。透過縮小電晶體尺寸，可以在同一晶片上塞入更多電晶體。晶片製造商還擴大了互連尺寸。這反過來又使晶片能夠不斷更新、速度更快、功能更豐富的晶片。
得益於電晶體/互連技術的微縮，英特爾在每個新的工藝節點上都開發出了更新、更快的 x86 微處理器。這使得更新、更快的 PC 能夠以更低的價格面市。PC 市場因此蓬勃發展。其他晶片市場也紛紛效仿。
然而，到了 20 世紀 90 年代中期，半導體行業遇到了瓶頸。電晶體的微縮發展勢頭強勁，但鋁基互連技術卻已接近極限。為此，IBM 開發了一種新的解決方案：銅基互連技術。據 IBM 稱，銅線的導電電阻比鋁線低 40%，這使得微處理器的速度提高了 15%。
1998年，IBM推出PowerPC 740/750微處理器，該微處理器基於0.20μm工藝，集成了635萬個電晶體，並率先採用銅互連技術。
當時，IBM 還開發了一種新的製造工藝，實現了晶片中的銅互連。這項名為雙大馬士革工藝的技術成為了開發晶片中銅互連的標準方法。雙大馬士革工藝至今仍在使用。
雙大馬士革工藝在晶圓廠的BEOL（後段工藝）部分進行。其目標是在電晶體頂部開發多層銅互連。在該工藝的第一步中，晶片製造商在互連結構的第一層沉積介電材料。然後，晶片製造商將使用蝕刻裝置在介電材料中形成溝槽和通孔。
此後，晶片製造商會在通孔和溝槽的側壁上沉積一層薄的阻擋層材料。然後，在阻擋層材料上沉積一層襯裡材料。最初，薄阻擋層由氮化鉭 (TaN) 材料構成，而襯裡則採用鉭 (Ta) 材料。
然後，在溝槽和通孔中沉積一層銅材料。阻擋/襯裡材料可防止銅擴散到介電材料中。
這個過程重複多次。因此，晶片由多層銅互連線構成。這些互連線將各層連線起來。當然，這些互連線也與電晶體進行電連線。
銅雙鑲嵌製造工藝。（a）通孔圖案化。（b）通孔和溝槽圖案化。（c）阻擋層沉積和銅種子沉積。（d）銅電鍍和化學機械拋光去除多餘銅層。（e）覆蓋層沉積
平面電晶體到 FinFET 和鈷
直到2010年代，晶片製造商仍在不斷縮小電晶體尺寸，並改進銅互連技術，從而催生出新的晶片。然而，到了2010年代，平面電晶體在20奈米工藝節點達到了物理極限。根據科技網站WikiChip的資料，20奈米工藝的接觸柵極間距（CPP）為90奈米。CPP是兩個相鄰柵極觸點中心之間的水平距離。
平面電晶體仍用於20奈米及以上節點的晶片（即28奈米、40奈米、65奈米等）。但當時業界需要一種新的電晶體型別來製造20奈米以上的高效能晶片。
2011年，英特爾在22奈米節點上推出了一種名為finFET的新型電晶體。後來，GlobalFoundries、三星和臺積電在16奈米/14奈米節點上轉向了finFET。與二維結構的平面電晶體不同，finFET是一種類似三維的器件。finFET能夠以更低的功耗實現更快的晶片速度。
雖然 finFET 解決了一個主要問題，但晶片製造商在 20nm 節點面臨著另一個挑戰——銅互連線正在成為晶片速度的瓶頸。當時，一個尖端晶片由 9 到 13 層銅互連線組成。在每個節點上，銅線的寬度都會變窄。互連線也變得更加複雜和緊湊。
因此，微小的銅互連線過去（現在仍然）面臨著諸多挑戰，其中包括所謂的電阻電容 (RC) 延遲。RC 延遲會導致晶片速度下降。
Lam Research 在一篇部落格中指出：“材料的電阻 (R) 描述了電流透過該材料特定橫截面的難度。在‘C’側，電容取決於金屬線周圍的絕緣介電材料及其之間的距離。較高的電容會減慢電子的速度，並可能產生不必要的串擾。”
幸運的是，這裡有一個解決方案。在2013年左右的16nm/14nm工藝節點上，晶片製造商繼續使用雙大馬士革工藝的銅互連。
但總體而言，晶片製造商已將銅互連線的襯裡材料從鉭 (Ta) 轉向鈷 (Co)。氮化鉭 (TaN) 仍用於阻擋層。該解決方案有效。鈷是一種低電阻率材料，並且與銅的粘附性良好。鈷襯裡可以增加窄互連線中銅的間隙填充視窗。
FinFET 以及銅互連中的新材料，使業界能夠開發出低至 3 奈米節點的先進晶片。例如，蘋果最新的 iPhone 晶片就是一款 3 奈米器件，集成了 200 億個電晶體。通常，3 奈米節點由 48 奈米 CPP 組成。
這些創新並不能解決所有問題。近年來，在最新節點上製造晶片變得越來越困難，成本也越來越高。而且，每個節點的價效比優勢都在下降。
FinFET 到採用 RuCo 的 GAA
儘管如此，主流的finFET電晶體在3nm節點之後將失去動力。因此，從2025年下半年的2nm節點開始，英特爾和臺積電預計將基於一種名為“全柵環柵”（GAA）的新型電晶體型別來量產晶片。有些人稱之為奈米片（nanosheet）或帶狀場效應電晶體（ribbon FET）。
2022年，三星開始出貨基於3奈米節點奈米片的晶片。三星目前還在開發2奈米奈米片技術。
奈米片的效能優於鰭式場效應電晶體 (finFET)，但在晶圓廠製造也更困難、成本更高。此外，2 奈米及以上節點的互連也面臨一些新的挑戰。
先進的邏輯晶片可以整合數十億個電晶體，金屬層超過18層。最小的金屬線寬度約為13奈米。據應用材料公司稱，一塊尖端晶片的銅互連線路長度可能達到60英里甚至更長。
隨著行業規模縮小至 2 奈米及以下，介電材料變得更薄。因此，晶片的機械效能會下降。此外，RC 延遲問題也難以解決。
為了解決這個問題，應用材料公司開發了適用於 2nm 及以上節點的 BEOL 互連工藝。在應用材料公司的工藝中，銅仍然是導電材料，並且仍然採用雙大馬士革工藝。“在可預見的未來，我們看到對擴充套件雙大馬士革工藝的新技術的需求，”應用材料公司的 Thareja 表示。
但在2奈米及以後的節點，銅互連工藝需要新的裝置和材料。在某些情況下，例如，釕和鈷的二元金屬組合（RuCo）將用作襯裡材料。氮化鉭（TaN）仍用於阻擋層。
Thareja 表示：“TaN 阻擋層持續延伸，很大程度上得益於突破性技術。（就襯層而言），鈷在當今最先進的節點仍在使用。對於最細的走線，鈷和釕鈷 (RuCo) 都會使用，具體取決於金屬層。所有領先的邏輯晶片製造商都已在 2nm 節點採用釕鈷 (RuCo)。”
釕鈷 (RuCo) 材料可將襯裡厚度減少 33%，至 20 埃。RuCo 還能提供更佳的表面性能，以實現無空洞銅迴流。據應用材料公司稱，RuCo 可將電阻降低高達 25%，從而提高晶片效能和功耗。
在一顆 2 奈米測試晶片中，應用材料公司的工藝以及 RuCo 襯墊和新型低 k 電介質，使效能較標準工藝流程提升了 2.5%。2.5% 的提升聽起來不多，但隨著時間的推移，它會逐漸顯現。
銅互連，採用 RuCo 襯墊和 TaN 阻擋層
應用材料公司的銅互連工藝流程如下：
1.介電沉積
在晶圓廠，晶片在 300 毫米晶圓上製造。然後，需要在晶片頂部形成銅互連結構。第一步是在互連結構的第一層沉積低 k 介電材料。為此，應用材料公司開發了一種新型增強型 Black Diamond 低 k 介電材料。這種新材料降低了最低 k 值，同時提高了材料的機械強度。
2.金屬填充
然後，晶圓被傳送至應用材料公司的整合材料解決方案 (IMS) 系統，該系統將六種不同的技術整合在一個高真空單元中。該系統在同一單元內執行銅佈線工藝流程。RuCo 襯墊在此工藝中形成。
CuBS銅佈線流程
3.退火
退火過程在不同的系統中進行。
4.CMP
然後，使用 CMP 工具進行化學機械平坦化 (CMP) 工藝。目標是平坦化銅、襯層、阻擋層和低 k 覆蓋層。
5.金屬蓋
該結構上形成了一個金屬蓋。
6.BEOL可靠性
最後，執行幾個可靠性步驟。
BSPDN 怎麼樣？
傳統上，BEOL 銅互連結構負責處理訊號和電源線功能。該結構位於晶圓正面。然而，在先進節點，RC 延遲和 IR 功率下降仍然是一個問題。
有一個解決方案：背面供電網路 (BSPDN)。在 2nm 及以後的節點，部分（但並非所有）晶片將整合 BSPDN。在 BSPDN 中，訊號線和電源線功能被分為兩部分。
在 BSPDN 技術中，器件背面製造了一種新的類似互連的結構。BSPDN 將電源線穿過器件背面。同時，正面保留了傳統的 BEOL 互連結構。但該結構僅用於器件內部的訊號佈線。
Applied 公司的 Thareja 表示：“最先進節點的佈線主要有兩種創新路徑：1）將電源線移至晶圓背面，以降低功耗並提高邏輯密度 (BSPD)；2）利用材料工程延伸晶圓正面的銅線，以降低電阻並提高每瓦效能。”
“我們的（VLSI）論文重點關注後者，”Thareja 說道。“BSPD 方案在晶圓的兩側都有一個 BEOL 金屬堆疊。訊號線位於晶圓的正面。這些線將是最細的，可以充分利用 RuCo 等最先進的技術。晶圓的背面將容納一堆用於電力傳輸的線。這些線將更粗，不需要最新的微縮技術。”
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
END
今天是《半導體行業觀察》為您分享的第4093期內容，歡迎關注。
推薦閱讀
加星標⭐️第一時間看推送，小號防走丟
求點贊
求分享
求推薦