👆如果您希望可以時常見面，歡迎標星🌟收藏哦~
後摩爾時代，隨著晶片製程微縮逼近物理極限，先進封裝技術成為突破效能瓶頸的關鍵路徑。作為其中的前沿方向，混合鍵合技術正迎來加速發展期。
SK海力士、三星等HBM儲存巨頭，英偉達、博通等行業領軍企業，已相繼釋放明確需求訊號並展開技術規劃，標誌著這項能實現晶片高密度、低功耗互連的創新技術，正從研發階段邁向規模化應用的重要節點。
近日，應用材料收購BESI股份的訊息，再次為混合鍵合技術的發展增添了一股助力。
混合鍵合技術，多方入局
混合鍵合技術又稱為直接鍵合互連，是後摩爾時代先進封裝領域的核心技術之一，其核心原理是透過銅-銅直接鍵合與介質鍵合的協同作用，實現晶片間的高密度垂直互連。
因為混合鍵合無需傳統焊料凸塊，直接透過銅-銅鍵合和介質-介質鍵合的雙重機制，將晶片間的互連間距縮小至亞微米級甚至奈米級。
混合鍵合技術優勢體現在幾個方面：
-
極致互連密度與效能突破：混合鍵合可實現1μm以下的互連間距，相較傳統凸塊鍵合（20μm以上），單位面積的I/O接點數量提升千倍以上，這種高密度互連使晶片間資料傳輸頻寬大幅提升。
-
熱管理與可靠性提升：緊湊的垂直堆疊結構和直接導電路徑優化了熱傳導效率。
-
三維整合與異構設計靈活性：該技術支援邏輯晶片、儲存晶片、感測器等不同功能單元的垂直堆疊，推動3D IC和Chiplet架構的發展。
-
工藝相容性與成本最佳化潛力：混合鍵合相容現有晶圓級製造流程，可與TSV、微凸塊等技術結合形成複合封裝方案。
當前，全球半導體巨頭正加速混合鍵合技術的產業化落地。
例如，SK海力士在HBM3E中採用混合鍵合後，透過增加熱虛擬凸塊和高導熱底部填充材料，散熱效能較傳統方案提升顯著，成功透過12層以上堆疊的可靠性測試。在HBM4記憶體中，混合鍵合技術將DRAM層間距壓縮至1-2μm，使堆疊厚度降低30%，同時支援16層以上的高密度堆疊，預計實現64GB容量和6.56TB/s的峰值頻寬。此外，混合鍵合減少了晶片內部的機械應力，避免了傳統凸塊因熱膨脹係數差異導致的斷裂風險，在AI晶片等高溫環境下的長期穩定性表現優異。
三星在3D DRAM中透過混合鍵合替代部分TSV，在提升整合度的同時降低了30%的晶片表面積。儘管當前裝置成本較高，但隨著工藝成熟和規模化應用，其單位互連成本有望低於傳統凸塊技術，尤其在HBM、AI晶片等高附加值領域已展現出顯著的成本效益。此外，三星計劃從2025年下半年量產的V10 NAND開始引入混合鍵合，解決420層以上堆疊的可靠性難題。
臺積電的SoIC技術透過混合鍵合實現邏輯晶片與SRAM的堆疊，使AMD 3D V-Cache處理器的L3快取容量提升3倍，效能提高15%。在異構整合中，混合鍵合允許不同工藝節點的晶片無縫連線，同時保持整體封裝的緊湊性，為存算一體、AI加速器等新型架構提供了物理基礎。
博通的3.5D XDSiP平臺整合12個HBM堆疊和6000mm²矽晶片，透過混合鍵合實現了7倍於傳統封裝的訊號密度，同時將平面晶片間PHY介面功耗降低90%，為生成式AI提供低延遲、高頻寬支援，預計2026年量產。
英偉達H100/H200 GPU採用混合鍵合最佳化CoWoS封裝，提升AI算力密度；
英特爾也早在2020年的Architecture Day發表先進封裝採混合鍵合，計劃用於3D封裝Foveros Direct，當時宣佈同年試產混合鍵合晶片；
Mobileye計劃在自動駕駛晶片EyeQ7中採用混合鍵合，整合12個攝像頭和雷射雷達處理模組，可實現多晶片堆疊和低延遲互連；
蘋果M5晶片預計2026年採用臺積電SoIC-X封裝，透過混合鍵合實現邏輯與儲存堆疊，提升旗艦手機的AI推理效能；
儘管讓先進封裝真正聲名大噪並備受關注與追逐的產品是AI晶片，然而第一個採用混合鍵合的商用化產品其實是搭載智慧手機的CIS，採用混合鍵合量產最多晶片的公司並非目前代工龍頭臺積電，而是專精CIS的索尼。索尼2016 年為三星旗艦手機Galaxy S7 Edge 生產的IMX260 CIS，就採用了混合鍵合技術，將劃素層堆疊於ISP上，達成接點間距僅9µm左右的里程碑。索尼、三星等透過混合鍵合實現CIS畫素層與邏輯層的無縫連線，在智慧手機攝像頭中實現更薄的模組設計和更低的光路損耗等。
可以看到，混合鍵合技術透過物理互連方式的革新，突破了傳統封裝的效能瓶頸，成為3D整合和異構計算的關鍵使能技術。當前，其發展已從早期的技術驗證階段進入規模化應用的爆發期，開始在HBM、3D NAND、AI晶片、自動駕駛、CMOS影像感測器和移動SoC等領域逐漸落地應用，預計到2030年將覆蓋全球30%以上的高階晶片市場。
混合鍵合技術將持續推動半導體產業向更高密度、更低功耗的方向演進，成為後摩爾時代的核心競爭力。
混合鍵合裝置廠商，競相加速
在半導體產業向三維整合躍遷的關鍵階段，混合鍵合作為實現高密度、低功耗3D整合的核心技術，已成為突破效能瓶頸的核心路徑，正從研發驗證邁向規模化應用的關鍵階段。
這一顛覆性創新不僅重塑了半導體封裝的技術路徑，更催生了裝置端的全新需求——從奈米級對準精度的鍵合機到全流程檢測系統，從銅互連材料沉積裝置到介電層處理平臺，整個產業鏈對高階裝備的需求呈指數級增長。
當前，全球混合鍵合裝置市場規模增長迅速，2023年約4.21億美元，預計2030年達13.32億美元，年複合增長率30%，市場潛力巨大。
在這一技術變革的視窗期，全球裝置廠商敏銳捕捉到市場機遇，圍繞混合鍵合的核心工藝環節展開激烈競爭。應用材料、ASMPT、BESI等國際巨頭依託技術積累與生態優勢，率先推出量產級解決方案。這些廠商或深耕鍵合裝置的精度極限，或打通從晶圓預處理到封裝測試的全鏈條技術，以裝置創新驅動混合鍵合技術落地，為HBM儲存、AI晶片等戰略領域的產能突破奠定了硬體基礎。
- 應用材料：全流程整合與生態協同引領者
應用材料正在透過資本運作與技術整合構建混合鍵合全鏈條能力，爭做全流程整合與生態協同的戰略引領者。
2025年4月，應用材料以戰略投資形式持有BESI 9%股權，將其在晶圓預處理（如InsepraSiCN介電層沉積、CatalystCMP平坦化）的技術優勢與BESI的高精度鍵合裝置和貼片封裝的深度繫結，形成從材料到鍵合的閉環解決方案，共同開發整合混合鍵合系統。該系統整合應用材料的晶圓處理技術（如TSV電鍍、CMP）與BESI的高精度晶片組裝能力，目標覆蓋從介電層沉積到鍵合的全鏈條需求。
實際上，自2020年建立合作關係以來，應用材料與BESI公司已聯合開發基於晶片的混合鍵合（Hybrid Bonding）整合裝置解決方案。混合鍵合技術透過直接銅-銅鍵合實現晶片間高密度互連，顯著縮短佈線長度並降低功耗，成為先進邏輯晶片、HBM及3D堆疊封裝的核心技術。
隨著傳統二維微縮速度逐漸放緩，半導體行業正積極轉向異構設計和晶片整合，將其作為改進效能、功耗、面積、成本和上市時間的全新途徑。為了更好地順應這一行業趨勢，應用材料公司和BESI制定了聯合開發計劃，並正在籌備建立一個專注於下一代晶片間鍵合技術的卓越中心。
同時，應用材料還與EVG合作開發晶圓到晶圓（W2W）混合鍵合工藝，覆蓋CIS、NAND及潛在DRAM領域，強化在儲存晶片市場的滲透力。
針對混合鍵合技術，應用材料在材料創新和檢測閉環方面打造核心優勢。材料創新：開發銅-鍺合金沉積技術，將互連間距縮小至0.1μm，同時透過熱膨脹係數最佳化降低鍵合應力風險，已在HBM4樣品中驗證；檢測閉環：SEMVision™ H20系統結合AI與電子束檢測，可實現混合鍵合前晶圓表面缺陷的奈米級檢測，良率提升至99%以上，成為量產線標配。
基於上述方案與創新，應用材料在韓國與SK海力士共建聯合實驗室，主導HBM4量產裝置驗證，預計2026年實現混合鍵合裝置產能翻倍。同時，應用材料還不斷推動銅互連與介電層材料的行業標準制定，透過材料-裝置協同鎖定長期市場份額。
應用材料表示，混合鍵合的產業化需打破“裝置-材料-工藝”的孤島式研發，其透過收購BESI股權及與EVG合作，構建跨環節技術協同生態，為客戶提供“交鑰匙”解決方案。這種模式正成為後摩爾時代裝置廠商競爭的新正規化。
應用材料能夠提供全產業鏈覆蓋能力，從薄膜沉積（如ALD、PECVD）到檢測裝置的垂直整合能力，支援客戶實現從工藝開發到量產的無縫過渡。尤其是在銅擴散阻擋層、高精度對準演算法等關鍵環節擁有超過2000項專利，技術護城河深厚。
- ASMPT：高精度鍵合技術的絕對領導者
從技術路徑來看，ASMPT聚焦熱壓鍵合（TCB）與混合鍵合雙技術路線，以“精度+效率”構築護城河。但TCB是ASMPT當前的營收主力，2024年ASMPT推出AOR TCB™技術，支援12-16層HBM堆疊，I/O間距縮小至個位數微米，較傳統TCB提升70%密度。據悉，AOR TCB™裝置已透過SK海力士HBM3E產線驗證，鍵合效率達1000片/小時，支援35μm超薄晶片處理。
同時，與IBM合作開發原子級銅-銅混合鍵合技術，實現銅-銅鍵合間距<50nm，為3D IC提供物理基礎；ASMPT還與臺積電合作開發SoIC-X封裝平臺，透過混合鍵合實現邏輯晶片與光子晶片的無縫連線，功耗降低40%。
ASMPT認為，混合鍵合的普及需要解決兩大痛點——成本與相容性。其透過TCB技術的持續迭代能降低客戶遷移成本，同時以“裝置-工藝”捆綁模式推動混合鍵合在邏輯晶片領域的滲透。但在混合鍵合領域，ASMPT與IBM、臺積電等頭部企業的聯合研發，加速技術標準化程序，降低客戶適配成本。
- BESI：AI驅動的高精度鍵合裝置隱形冠軍
長期以來，BESI押注AI晶片與HBM封裝需求，以高精度對準技術搶佔高階市場。BESI的混合鍵合裝置被臺積電CoWoS、SoIC-X等先進封裝平臺廣泛採用，同時為蘋果M5晶片、英偉達GPU提供關鍵裝置支援。
值得關注的是，BESI在CIS感測器和顯示驅動晶片領域市佔率超40%，技術Know-How可快速遷移至HBM封裝。
BESI表示，從現有和新客戶那裡收到了大量混合鍵合系統的訂單，並預計隨著全球採用的不斷擴大將帶來更多訂單。隨著對AI技術的需求增長，BESI正依賴其用於在晶片內部建立更緊密互連的混合鍵合工具，但汽車和智慧手機市場的復甦速度慢於預期，以及高庫存，引發了對全球半導體需求的擔憂。
2024年，其訂單增長主要來自AI應用，部分抵消傳統封裝需求下滑的影響。
BESI預計2025年對這些系統的需求將急劇增加，BESI與英特爾、臺積電簽訂了長期供應協議，鎖定HBM4及AI晶片封裝裝置需求，2025年目標市佔率提升至40%。
對此，BESI積極規劃產能擴充，越南胡志明市工廠二期擴產4200萬美元，預計2025年6月投產，新增年產180臺混合鍵合機產能，主要服務於AI晶片與HBM市場。並計劃將其在馬來西亞的潔淨室設施翻倍以滿足需求，潔淨室是控制環境，最小化汙染，這對於混合鍵合半導體裝置製造至關重要。
BESI透過與應用材料的戰略合作，聚焦混合鍵合裝置的模組化設計。其核心產品包括晶片貼裝系統和晶圓鍵合機，目標覆蓋C2W（晶片-晶圓）和W2W（晶圓-晶圓）雙模式需求。
BESI判斷，AI晶片的爆發將推動混合鍵合裝置需求提前釋放，其透過在越南就近設廠，縮短交付週期並降低成本，同時與客戶聯合研發定製化解決方案，強化技術繫結。
- 庫力索法：高性價比路線顛覆者
庫力索法認為，混合鍵合的高投入（如潔淨室改造、CMP精度要求）短期內難以普及，因此主推Fluxless TCB技術，其成本較混合鍵合低40%，在HBM3E等過渡性產品中佔據主流，且相容現有產線。
庫力索法以Fluxless TCB技術切入中高階市場，透過成本優勢延緩混合鍵合替代程序。在TCB領域，庫力索法APTURA系列裝置採用甲酸原位去氧化技術，實現銅-銅鍵合，無需助焊劑且避免IMC問題，鍵合間距可降至10μm以下，已透過兩家客戶量產驗證。
同時對工藝要求也相對簡化，對CMP精度要求僅3nm（混合鍵合需0.3-0.5nm），切割工藝無需等離子處理，工廠潔淨度要求從Class10降至千級，大幅降低客戶改造成本。
同時，庫力索法還在開發雙頭TCB裝置，將UPH從1000片/小時提升至1500片/小時，計劃2026年推出支援90×120mm大晶片的機型。
此外，庫力索法也在加強產能建設，在蘇州基地新增Fluxless TCB產線，2025年產能提升至50臺/年，重點服務國內HBM封裝廠商。
庫力索法認為，混合鍵合對於製造環境有很高的要求（類似晶圓廠級別），且成本會較高，在HBM4階段仍需與TCB共存。其透過“漸進式升級”策略，幫助客戶以較低成本實現技術過渡，同時在銅-銅鍵合領域持續突破，縮小與混合鍵合的效能差距。
在庫力索法看來，在10μm的pitch之後，TCB仍有機會。HBM可能涉及8層、12層甚至16層以上的堆疊，因此在HBM領域，TCB的需求量預計會遠超邏輯晶片，市場規模也將進一步擴大。
- 行業趨勢與競爭格局展望
當半導體產業的競爭焦點從“二維微縮”轉向“三維整合”，裝置廠商的技術佈局不僅決定著混合鍵合的產業化節奏，更將重塑全球先進封裝的競爭格局。
而混合鍵合裝置市場的競爭本質是“精度、成本、生態”的三重博弈。
應用材料透過全流程整合形成全產業鏈整合能力，成為混合鍵合裝置的“一站式供應商”，鎖定長期優勢；ASMPT以精度壁壘引領HBM封裝升級，鞏固龍頭地位；BESI憑藉高精度裝置在AI領域實現快速增長；庫力索法則以TCB價效比延緩技術替代。
隨著HBM4量產臨近（預計2026年），具備裝置-材料-工藝協同能力的廠商將主導市場，而技術路線的多元化（混合鍵合、Fluxless TCB、原子級鍵合）將共同推動半導體產業向更高密度、更低功耗的三維整合時代邁進。
在這個過程中，生態合作也在加劇，裝置廠商透過聯合研發（如ASMPT+IBM、應用材料+BESI）推動技術標準化，同時與代工廠、材料商繫結構建產業壁壘。
與此同時，國產裝置廠商在混合鍵合領域也在加速佈局，拓荊科技、青禾晶元、芯慧聯等國內廠商透過自主創新突破技術壁壘，加速國產替代程序。
寫在最後
在半導體行業面臨"後摩爾時代"發展瓶頸的當下，鍵合整合技術正以顛覆性創新姿態，推動著全球半導體產業格局的深刻變革。這項技術不僅打破了傳統平面縮放的物理極限，更透過異質材料融合與三維整合創新，開闢出全新的半導體技術賽道。
有業內專家曾指出，半導體行業將很快進入由不同材料組合製造器件的時代，而鍵合技術正是實現這一目標的關鍵途徑。
然而，儘管混合鍵合備受業界期待，被視為是發展3D封裝下的革命性技術，但它也仍面臨多項技術發展的挑戰。像是成品裸晶的良率問題，以及鍵合介面需要超高平整度對封裝製程的大考驗。另一方面，混合鍵合的製程需要ISO3 以上的潔淨等級，對傳統封測廠廠來說將大幅增加成本，以及考驗其廠務和環境管控能力。
不過，晶片效能提升從過去僅掌握在製程演進手中，轉變為先進封裝扮演關鍵角色，已是產業共識。越來越多供應商投入混合鍵合技術的開發，無疑將大舉加速這項技術的發展，並進一步驅動晶片效能的快速推進。
END
👇半導體精品公眾號推薦👇
▲點選上方名片即可關注
專注半導體領域更多原創內容
▲點選上方名片即可關注
關注全球半導體產業動向與趨勢
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
今天是《半導體行業觀察》為您分享的第4022期內容，歡迎關注。
推薦閱讀
『半導體第一垂直媒體』
即時 專業 原創 深度
公眾號ID：icbank
喜歡我們的內容就點“在看”分享給小夥伴哦
