捕捉影像是人類自史前時代就開始的一項活動，而照相機捕捉影像成為人類文化的一部分已有近 200 年的歷史。影像感測器是微電子矽晶片，是每臺數碼相機的核心部件，它將光轉換成適合計算機傳輸、儲存和處理的電訊號，供機器和人類使用。影像感測器對人類文化的影響始於二十一世紀，甚至可能更早。數碼相機最早採用電荷耦合器件（CCD）影像感測器，目前則採用互補金氧半導體（CMOS）影像感測器（CIS）。

這些攝像頭被廣泛應用於移動智慧手機、汽車、網路攝像頭、醫療裝置、安全系統、國防技術和太空等眾多領域。以影像為基礎的社交媒體，如 Facebook、Instagram、YouTube 和 TikTok，對社會的影響無論好壞都難以低估。然而，一個無可爭議的積極影響是，每個人口袋裡的相機都有助於實現社會正義。

本文旨在簡要概述該領域的主要發展並說明其來龍去脈。若要全面介紹該領域的情況，需要撰寫幾卷書，因此我們的目的是提供一份關鍵突破性出版物和綜述論文的骨架指南。本指南和參考文獻並不完善，許多有趣的側面發展也遺憾地在本綜述中被忽略。

使用陰極射線管（CRT）技術進行電子攝像影像拾取的概念可追溯到 20 世紀初電視時代的黎明前。在拾取式映象管中，聚焦的電子束在光電陰極表面進行光柵掃描，光電陰極表面也被聚焦的光學影像照亮。光和掃描光束從光電陰極釋放出的電子產生電流，表明光電陰極該部分的瞬時光強度。人們很快意識到，如果能在整個光柵掃描週期記憶體儲或整合光電陰極電荷，並將其作為光電導增益來實現，那麼就能產生更多的探測器訊號，攝像管的靈敏度也會大大提高。

直到 20 世紀 80 年代末甚至 90 年代初，在固態影像感測器的效能優勢在高質量影片應用中得到充分體現之前的幾十年裡，許多不同型別、效能得到改進的攝像管相繼問世。

攝像機影像拾取管在實際應用中的許多想法後來都在固態成像裝置中得到了重新構想或創新。其中包括光柵掃描讀出；畫素內整合光訊號以提高信噪比（SNR）；彩色濾光片以實現色彩再現；甚至還有影像拾取管直徑尺寸的命名法，儘管這種命名法在影像感測器晶片尺寸中並不準確，但仍被保留了下來。

20 世紀 60 年代，整合半導體器件真正嶄露頭角，半導體的光敏性在當時已廣為人知。一些早期器件包括霍尼韋爾公司的光敏結器件（Morrison 1963）、IBM 公司的 n-p-n 光電敏感結掃描電晶體陣列（Horton et al. 1964）和西屋公司的 50 × 50 元光電電晶體陣列（Schuster & Strull 1966）。這些裝置的輸出訊號與瞬時光輸入訊號成正比，沒有刻意積分，因此訊號很弱，需要畫素內部的增益進行放大。從本質上講，這就是最早的有源畫素感測器。

快捷半導體公司的韋克勒（Weckler，1967 年）利用 p-n 結光電探測器的固有電容，實現了對畫素中的瞬時光感應訊號進行積分的飛躍。可見光光子以一定的量子效率產生光電子，這些光電子被收集起來並作為電荷整合到結電容上。快捷半導體公司在一年後報告了 100 × 100 陣列的此類矽光電探測器（Dyck & Weckler，1968 年）。電容上積累的電荷透過開關電路網路被動讀出，當每個畫素被選中時，輸出端會產生電流或電壓脈衝。這種結構被稱為無源畫素感測器。

大約在同一時期，Plessey 公司的 Noble（1968 年）和 Chamberlain（1969 年）也在探索類似的裝置和自掃描矽影像探測器陣列。他們的讀出電路比仙童的工作更為複雜，採用電荷積分放大器將電荷轉換為讀出電壓，或在每個畫素中安裝有源隨動器，將電荷轉換為柵極電壓，並驅動每個畫素的電壓輸出訊號，作為有源畫素感測器。

與成像管相比，固態影像感測器具有體積小、重量輕、可靠性高和相機系統功耗低等優點。然而，到 1970 年，固態影像感測器由於固定模式噪聲（FPN）（由畫素本身和畫素讀出電路引起的變化）和較低的信噪比（由讀出的時間噪聲和反應較慢的光電探測器引起），影像質量不如映象管，而且這些裝置在影片或靜態相機領域的市場滲透率不高。

1969 年，Smith和Boyle在貝爾實驗室發明了 CCD。CCD 影像感測器相對來說不存在 FPN 問題，當與相關雙取樣 (CDS：correlated double sampling) 結合使用時，讀出噪聲更低（White 等人，1973 年）。除了日立、松下和 Reticon 在 MOS 影像感測器方面的一些努力之外，其他金氧半導體 (MOS) 和雙極方法大多被放棄。遺憾的是，由於殘留的 FPN 和時間噪聲，以及較大畫素裝置較低的解析度和較高的製造成本，這些努力未能生產出在效能上可與 CCD 競爭的影像感測器。

下面將討論 CCD 在 20 世紀 70 年代和 80 年代作為固態影像感測器的發展和崛起。

CCD 是一種半導體電荷轉移器件，透過在 MOS 柵電極上產生一系列脈衝來控制半導體中的靜電電勢分佈，從而在半導體中傳輸電荷包（圖 1）。就在 CCD 於 1970 年被提出（Boyle 和 Smith，1970 年）之前，有報道稱bucket-brigade 裝置 (BBD) 也是一種電荷轉移裝置（Sangster 和 Teer，1969 年；Sangster，1970 年）。然而，與 BBD 相比，CCD 原則上具有更高的電荷轉移效率，這對於電荷轉移裝置的良好效能至關重要。CCD 電荷包可以透過電子或光學方式產生。在前一種情況下，CCD 充當訊號處理的延遲線，而在後一種情況下，CCD 可用作影像感測器。CCD 影像感測器既可用作光電探測器陣列，也可用作讀出裝置（透過順序訊號傳輸）。然而，這樣的全幀 CCD 需要一個機械快門來阻止載流子在讀出過程中產生光學訊號，以避免影像的塗抹。因此，全幀 CCD 可用於數字靜態照相機和 X 射線（猝發）應用，但不便於影片應用。

為了避免這種汙點並製造出實用的攝像機，湯姆塞特及其同事（Tompsett et al. 1971, Séquin et al. 1973）發明了幀轉移（FT）CCD 影像感測器。它由一個影像區和一個遮光（如用金屬覆蓋）儲存區組成。FT CCD 結構相對簡單，因為只有 MOS 電容，但由於儲存區的存在，它需要較大的晶片尺寸。MOS 電容器的多晶矽柵極會在一定程度上吸收光線，因此靈敏度有限，尤其是對藍光的靈敏度（Kosonocky & Carnes 1971）。與不久後發明的效能更高、成本更低的線間轉移 (ILT) CCD 影像感測器相比，FT CCD 的產量較小。

ILT CCD 是作為雙線性 CCD 影像感測器的發展而發明的。如圖 2 所示，ILT CCD 畫素的光電二極體 (PD) 位於相鄰的並行移位暫存器之間（Amelio，1973 年；Walsh & Dyck，1973 年）。這種設計使得 CCD 移位暫存器可以用遮光材料覆蓋。在曝光期間，訊號電子積聚在 PD 的電位井中。曝光期結束後，訊號電子被傳輸到平行垂直 CCD（VCCD）移位暫存器，並透過快速水平 CCD 移位暫存器傳輸到輸出放大器。PD 用於訊號電子的產生和積分，而 CCD 移位暫存器僅用於訊號電子的傳輸，並被遮光板（如金屬）覆蓋。因此，在 FT CCD 中出現的影像塗抹現象大大減少（Teranishi 和 Ishihara，1987 年）。由於所有 PD 的電荷都是同時轉移的，因此它就像一個全域性快門，這意味著所有畫素訊號都是同時整合的。為了提高效能，可以在每個畫素上安裝微透鏡和彩色濾光片；下文將對這些機制進行說明。

在輸出端，電子訊號透過浮動擴散放大器轉換為電壓訊號（卡恩斯，1972 年）。此外，為了抑制浮動擴散的復位噪聲，還使用了 CDS。

CCD 最初會出現 “綻放 ”（ blooming）現象，即電子從 PD 向 VCCD 和鄰近 PD 的強照明溢位。為了解決這一問題，有人提出了橫向溢流漏極，但這會消耗額外的像素面積（Séquin，1972 年）。為了克服這一缺點，人們發明了垂直溢流漏極（Ishihara 等人，1982 年）。

針腳式光電二極體（PPD）技術（Teranishi 等人，1982 年；Fossum & Hondongwa，2014 年；Teranishi，2016 年）將 CCD 影像感測器的效能提升到了足以使 CCD 成功超越傳統拾光管的地步。PPD 有兩個顯著特點。首先是 PD n 區域上的 p+ 引腳層，如圖 3a 所示。雖然在矽介面上有許多生成-重組（GR）中心，但 p+ 層會固定費米級，即使在 PD n 區完全耗盡時，也能防止介面耗盡。因此，GR 中心並不活躍，從而實現了低暗電流（Theuwissen，2006 年）。此外，由於 PD n 區儲存井上下都有 p-n 結，因此其電容更大，飽和度也更高。

PPD 的第二個特點是完全電荷轉移（圖 3b）。當 PD n 區完全耗盡時，PD n 區的電位 V dep 低於導通狀態下轉移柵極 (TG) 的溝道電位 V TG。電位差 V TG – V Dep 是電子從 PD 轉移到 VCCD 的驅動力。電子轉移的最後階段尤其需要電位差。如果沒有電位差，一些訊號電子可能會留在 PD 中，從而導致影像滯後。

PPD 技術不僅用於 ILT CCD 影像感測器，也用於 CMOS 影像感測器，詳見第 3 節。目前，幾乎所有影像感測器都使用 PPD。

延時積分（TDI：time delay and integration）影像感測器以光學影像在影像感測器表面掃描的相同速度，同步傳輸在 CCD 階段積分的光訊號，從而延長有效積分時間，避免運動模糊（Barbe，1976 年；Farrier & Dyck，1980 年；Schlig，1986 年）。TDI 對許多檢測系統、高效能檔案和藝術品掃描以及航空推帚成像（push-broom imaging）都很重要。

影像感測器上的鑲嵌式彩色濾光片陣列可產生彩色訊號。CCD 影像感測器和 CMOS 影像感測器最常用的濾光片型別是拜爾濾光片（Bayer 1976），它是一個由兩個綠色、一個紅色和一個藍色畫素濾光片組成的核心。隨後又開發出了片上彩色濾光片陣列（Aoki 等人，1980 年）。人們還探索了許多其他組合，以權衡某些特性和其他特性

為了增加有效孔徑比和提高靈敏度，人們利用樹脂熱流（Ishihara 和 Tanigaki，1983 年）使樹脂熔化並變圓，製造出了圖 4 所示的片上微透鏡。這種方法還可以實現批次生產。為了提高有效孔徑比，開發了一種無間隙微透鏡–內微透鏡（Sano et al. 1996）。附加的內透鏡就位於矽片上方的附近，可以獲得更大的數值孔徑，從而更有效地收集光線。

大面積和/或長面積影像感測器有時需要用於特定應用，如 35 毫米全尺寸數碼單鏡反光照相機、天文望遠鏡、X 射線感測器和線性影像感測器。CCD 影像感測器和 CMOS 影像感測器是使用光刻用步進機和掃描儀制造的。步進器和掃描器的曝光面積約為 33 毫米 × 26 毫米。縫合技術的發明是為了實現比光刻工具最大曝光尺寸更大的晶片尺寸。拼接技術是指使用掩膜的不同部分對大型晶片進行連續曝光，每次曝光一個區域，以建立超過單次曝光面積的影像層（Rominger，1988 年；Monma & Yuzurihara，1993 年；Kreider 等，1995 年；Monma & Yuzurihara，1998 年）。

當連續重複曝光時，就會形成完整的影像感測器。即使是非常大的全晶圓尺寸影像感測器（CCD 和 CMOS）也是用這種方法制造的（例如，Lesser 等人，1997 年；Ay & Fossum，2006 年；Zacharias 等人，2007 年；Yamashita 等人，2011 年）（見圖 5）。

CCD 以其出色的影像質量而著稱，部分原因是其漏電流（或暗電流）非常低。儘管如此，CCD 仍然存在一些問題，下文將對其中幾個問題進行簡要討論。

CCD 的基本工作原理是基於電荷包的傳輸（Boyle 和 Smith，1970 年）。這些電荷包在畫素中產生，需要傳輸到輸出節點，並在那裡將電荷包（ charge packet）轉換為電壓（或電流）。例如，在一個 6-Mpixel CCD 影像感測器中，在最壞的情況下，電荷包必須經過大約 17,000 次門到門的傳輸。遺憾的是，這些傳輸並不總是完美的。有兩個主要問題會限制傳輸效率：傳輸時間有限以及電荷被表面態或體態捕獲。如果 17,000 次轉移需要 98% 以上的整體電荷轉移效率 (CTE)，那麼每次電荷轉移的效率就需要達到 99.9999%（0.99999917,000 ≅0.983），即平均每次轉移 100 萬個電子中損失 1 個電子。隨著陣列尺寸增大（傳輸次數增多）或以更高幀頻執行（每次傳輸的時間減少），保持高總體 CTE 的需求變得更具挑戰性，這導致 CCD 難以擴充套件（Theuwissen，1995 年）。

透過在 CCD 通道中引入額外的植入物，形成埋入式通道 CCD (BCD)，對 CCD 的 CTE 進行了最佳化（Walden 等人，1972 年）。在 BCCD 中，電荷包不再沿著矽-二氧化矽介面傳輸，而是在矽中稍深的通道中傳輸。這種改變導致電荷包與介面狀態之間（幾乎）沒有相互作用，同時產生了更大的邊緣場，從而提高了電荷包的傳輸速度。在空間環境中，輻射會隨著時間的推移增加表面態和體態或陷阱，冷卻 CCD 以減少暗電流會加劇對 CTE 的影響。

保持較高的 CTE 會限制電荷包從一個階段傳輸到下一個階段的速度，而提高柵極上的時鐘電壓以加快電荷傳輸速度也會因矽擊穿而受到實際限制。在高畫質電視消費裝置中，CCD 時鐘速率達到了 30-60 MHz，但通往更大格式或更快幀速率的道路尚不明確，特別是考慮到功耗。此外，提高輸出放大器的速度還會因電晶體白噪聲而增加讀出噪聲。降低輸出級頻寬要求的一種方法是使用較慢的並行輸出（Lee 等人，1981 年），但由於輸出級與輸出級之間的偏移和增益變化，這會帶來固定模式噪聲問題。在實際應用中，高速時鐘只能透過低電阻柵極和與這些柵極的低電阻互連來實現。配備鎢帶的 CCD 柵極可以實現這些目標，但代價是複雜而昂貴的製造工藝（Morimoto 等人，1992 年）。

原則上，CCD 是數百萬個 MOS 電容器的集合體。這些 MOS 電容器是在 SiO2（-Si3N4）柵極電介質上透過多晶矽柵極製成的。在前面 3K × 2K 畫素陣列的例子中，畫素間距為 12μm，垂直傳輸相的電容值為 2 nF/相，而水平傳輸相的電容值為 150 pF/相（Theuwissen 等人，1998 年）。這些電容需要充電和放電（例如，垂直時鐘在 0 V 至 10 V 之間，水平時鐘在 0 V 至 5 V 之間），這就增加了總的能源成本。每幀所需的傳輸相位能量為[使用公式能量（E）=電容（C）×電壓（V2）]。

所需的時鐘功率為每幀能量 × 幀頻。提高幀頻會相應增加消耗和耗散功率。值得注意的是，大量能量需要透過外部（CCD 外）驅動器提供。如果考慮到沉澱時間問題，片外電流驅動器所需的功率會更大。當畫素數增加和/或相同尺寸畫素的幀頻增加時，問題會更加嚴重。

良品率是指合格器件的數量與製造的器件總數之比，可嚴重影響製造成本和盈利能力。半導體制造工廠花費了大量精力來最大限度地提高產量。製造工藝和設計要經過許多製造部件的調整，以最佳化成品率。與其他電子產品相比，CCD 的製造採用了非同尋常的工藝，而且產量相對較低。這兩個因素都會對成品率產生負面影響。此外，製造裝置的成本需要根據製造部件的數量進行攤銷。產量降低也會增加攤銷成本。

導致成品率不盡如人意的一個原因是確保高 CTE 所需的結構。為了使電荷包能夠順利有效地傳輸，MOS 電容器需要緊密間隔，兩個相鄰電容器之間的間隙需要儘可能小，最好小於 0.25 μm。柵極之間較大的間隙會引入勢壘，阻礙電荷轉移。在 CCD 首次成為影像感測器時，無法在 0.5 微米厚的多晶矽層上蝕刻出 0.25 微米的間隙。因此，我們使用了多層聚矽氧烷層，以實現重疊的 MOS 電容器。這導致電容器與電容器之間的間隙與多晶矽柵極頂部隔離層的厚度相同，通常為 0.2 μm。大多數 CCD 採用三層多晶矽技術。蝕刻第一層多晶矽層相對容易，在四階段傳輸系統中，第一階段和第三階段可由第一層多晶矽層製成。第二階段使用第二層多晶矽，第四階段使用第三層多晶矽。這樣，第二層和第三層多晶矽層只生產一個階段。這對生產產量非常有利。蝕刻重疊的多晶矽層並不容易，而且會產生短路。這會對製造良率產生負面影響，進而影響裝置的成本。

其他問題也會降低影像質量，如畫素缺陷、柱缺陷、固定圖案噪聲、暗電流和光響應不均勻性。所有這些因素都可能導致器件不穩定。目前，其中一些問題可以得到糾正並從輸出影像中隱藏起來，但考慮到上述所有問題，CCD 的製造良品率不高也就不足為奇了，因此 CCD 是一種相對昂貴的裝置。

CCD 製造技術的最佳化主要是為了製造高質量的影像感測器。CCD 工藝開發的重點是降低暗電流、最佳化產量和成像效能。CCD 製造配方並不適合整合其他電子元件。飛利浦曾嘗試在 CCD 晶片上實現 CMOS 外圍電路（Theuwissen 等人，1984 年）。然而，一面是 CCD 設計規則，另一面卻是 CMOS 設計規則。CMOS 部分佔據了太多的空間，這使得 CCD 晶片變得不必要地龐大，而且（由於 CCD 部分的產量有限）過於昂貴。不過，飛利浦公司的試驗可以看作是首次嘗試製造無需外部外圍驅動電路的獨立相機（Theuwissen 等人，1985 年）。CCD 技術可以被看作是一種為成像而開發和最佳化的特殊專用技術，巧合的是，該技術還可以用於成像儀讀出部分所需的一些 MOS 電晶體。CIS 的發明在一定程度上是為了解決如何利用主流微電子技術製造優質影像感測器的問題。

下面討論 20 世紀 90 年代互補金氧半導體影像感測器的發明和發展。

到 1990 年，CCD 已成為幾乎所有相機應用的首選技術。幾乎所有的 CCD 設計和生產都在日本進行，索尼、松下（松下）、東芝、夏普和 NEC 等公司主導著 CCD 技術。非日本公司很少，包括飛利浦、湯姆遜 CSF、柯達和德州儀器。此外，還有一些產量極低的專業公司，如福特航空航天公司、泰克公司、英國電氣閥門公司以及國防和航空航天領域的其他公司。基於 CCD 的攝像機體積相對較大，耗電量也很大。例如，CCD 攝像機非常笨重，磚塊大小的電池只能使用 30 分鐘左右。天載科學相機只有一個小冰箱大小，質量很大，使用大量的航天器電力資源。

20 世紀 90 年代初，兩項不同的努力促使使用 CMOS 技術平臺的非電荷耦合器件影像感測器再次興起。事實上，這兩項工作在當時可能互不相識。第一項工作涉及建立功能強大的單晶片成像系統，主要關注點是低成本。這項工作起源於兩所不同的大學。在蘇格蘭愛丁堡大學，由 Denyer 和 Renshaw 領導的研究小組最終成立了 VLSI Vision 有限公司（VVL）。(VVL) 公司，該公司基於無源畫素架構，為玩具（如芭比娃娃攝像頭和英特爾顯微鏡）和其他應用生產價格低廉、效能較低的單晶片攝像頭。另一個公司是瑞典林雪平大學，該公司衍生出整合視覺產品公司（IVP），主要專注於機器視覺應用。IVP 也採用了無源畫素架構，但也使用了首款列並行模數轉換器 (ADC)。VVL 和 IVP 的無源畫素方法與 25 年前 Weckler 和 Noble 提出的無源畫素方法十分相似，但在技術方面有了更多的創新和改進，例如 CMOS 的發展，在 20 世紀 80 年代取代了 n 溝道金氧半導體 (nMOS) 技術（Fossum，1997 年）。

第二項工作源於美國國家航空航天局對高度微型化、低功耗、高效能儀器成像系統的需求，用於下一代星際探索，由美國加州理工學院噴氣推進實驗室（JPL）領導（Fossum，2013a）。這項工作的成果是發明了具有畫素內電荷轉移功能的 CMOS 有源畫素影像感測器，其效能與 VVL 和 IVP 的側重點截然相反。

第一個 JPL 裝置於 1993 年進行了演示（Mendis 等人，1994 年），並很快整合到一個更大的陣列中（Mendis 等人，1997 年）。JPL 與柯達公司合作開發了一種低電壓 PPD（Lee 等人，1995 年）。該發明以 CCD 的畫素元件為基礎，這些元件使 CCD 執行良好，其中包括消除滯後和傳輸噪聲的完全電荷轉移、高量子效率的 PPD、浮動擴散放大器以及 CDS 的啟用。此外，它還增加了額外的電路來抑制固定圖案噪聲，並提供其他降噪功能。從本質上講，畫素是一種單級微型 CCD，每個畫素包括一個輸出放大器。

與成千上萬級的 CCD 相比，單級 CCD 陣列（每個 CCD 都有自己的輸出放大器）無需 99.9999% CTE 的 CCD 結構。因此，它可以在工作電壓較低的 CMOS 技術平臺上實現，並且更容易擴充套件到更高解析度的成像和更快的讀出速度。如今，幾乎所有的 CIS 裝置都採用了畫素內電荷轉移技術。

畫素內電荷轉移意味著 CDS 可以用來抑制復位（也稱為 kTC）噪聲，就像在 CCD 中一樣。CMOS 技術平臺的使用意味著用於定時、控制、模擬訊號處理 (ASP)、ADC 和數字訊號處理 (DSP) 的 CMOS 電路的整合相對容易實現和製造（Fossum，1993 年，1997 年）。最初的照相機晶片都是正面發光 (FSI)。這種方法的主要缺點是每個畫素內的額外元件意味著實際感光面積比 CCD 小。

不過，與 ILT CCD 一樣，微透鏡有助於提高有效畫素填充係數。背面照明也被認為是解決感光面積小問題的一種方法，但在當時，這種方法只用於小批次、高成本的科學 CCD（Fossum，1994 年）。當畫素縮小要求畫素具有高填充係數以聚集更多光線時，背照式（BSI）CMOS 影像感測器最終開始大規模生產（Rhodes 等人，2009 年）。

圖 6a 是通用單片式 CIS 的簡化框圖。主要模組包括：(a) 時序和控制，包括選擇邏輯；(b) 畫素陣列；(c) ASP；以及 (d) 模數轉換。未顯示的是 (e)數字訊號處理器，包括影像訊號處理 (ISP) 模組，如果作為片上系統，該模組將位於模數轉換器數字輸出之後。圖 6b 顯示了 JPL 分拆公司 Photobit 生產的早期網路攝像頭影像感測器。最新的三維堆疊 BSI CMOS 影像感測器可能在一個晶圓層上有畫素，在另一個晶圓層上有 ASP、ADC 或數字邏輯，每個晶圓層都是用專門的工藝製造的（Oike 2022）。這種包括兩層以上的堆疊將實現 CMOS 影像感測器的新功能並提高其效能。

多年來，人們探索了許多不同型別的 CIS 畫素，但最常用的是畫素內電荷轉移的有源畫素，它使用 PPD 作為光探測元件（Lee 等人，1995 年；Guidash 等人，1997 年；Inoue 等人，1999 年；Yonemoto 等人，2000 年；Fossum & Hondongwa，2014 年）。由於在一般情況下需要四個電晶體，這種畫素通常被稱為 4-T 畫素。在相鄰畫素之間共享一些電晶體及其功能，可以將每個畫素的電晶體平均數量減少到 4 個以下，儘管基本思想保持不變（McGrath 等人，2005 年）。

圖 7a 是 4-T 畫素的示意圖。光子撞擊 PPD，產生電子-空穴對。電子被收集到 PPD 的 n 區域，如圖 7b 所示。讀出時，選擇 (SEL) 電晶體被選中，復位 (RST) 柵極被脈衝重置 n+ 浮擴散 (FD) 檢測節點。然後，源極跟隨器 (SF) 檢測 FD 上的電壓，並將其作為復位電壓驅動到 ASP 的列總線上。然後對 TG 進行脈衝，使 PPD 中的所有電子轉移到 FD，並使其電壓降低，降低的幅度與電子數成正比，稱為轉換增益 (CG)，單位為伏特/電子，基本上是感測節點總電容的倒數。FD 上的新電壓由 SF 檢測，並作為訊號電壓驅動到列總線上。利用 CDS，復位電壓和訊號電壓之間會產生一個電壓差，該電壓差與 PPD 整合的光電子數成正比，FD 復位噪聲、SF 的一些 1/f 噪聲和 SF 的閾值電壓變化都會被抑制。圖 7c 顯示了大部分畫素的橫截面示意圖。

在 FSI 畫素中，畫素上方的光學元件有助於提高光收集能力並減少串擾（Teranishi 等人，2012 年）。在 BSI 畫素中，感測器矽晶圓安裝在矽載體晶圓上，感測器晶圓背面經過減薄和拋光處理，厚度小於 10 微米，並進行鈍化和光學特性處理，將畫素係數提高到近 100%，以提高量子效率和弱光檢測能力。畫素結構的其他部分與上述結構類似，不同之處在於光線從極高填充因子的背面進入，而不是從影像感測器晶片的正面進入（Wuu 等人，2022 年）。

畫素的動態範圍由兩個因素決定：畫素的讀出噪聲和畫素的最大（線性）電荷儲存容量或讀出容量。以均方根（r.m.s.）值測量的輸入參考讀出噪聲通常為 2-5 e- r.m.s.，該噪聲通常由畫素中的可疊加 SF 電晶體噪聲所主導。較高的 CG 值有助於克服 SF 電晶體的疊加噪聲，降低輸入參考讀取噪聲，從而提高微光成像效能（如 Venezia 等人，2018 年）。深亞電子讀取噪聲（或噪聲小於 0.5 e- r.m.s.）有望在幾年內出現在商用器件中，並已在研發中得到證實。

電荷儲存容量取決於 PPD 的物理設計，包括摻雜濃度、工作電壓以及 PPD 的面積和周長。讀出能力也取決於工作電壓和感應節點的電容。通常情況下，電荷儲存容量和讀出容量是匹配的。在通常用於攝影應用的雙 CG 畫素中，可以在畫素中切換一個明確的額外電容，以增加高於設計的感應節點電容的讀出容量。因此，我們可以選擇（通常為整個畫素陣列）CG，以適應弱光條件或較亮的照明條件，並保持良好的信噪比。透過組合不同的積分時間，也可以實現較高的動態範圍（Yadid-Pecht 和 Fossum，1997 年）。

ASP 通常執行 CDS 和可程式設計增益，以提高信噪比。由於電路面積極為有限，在列並聯配置中實現 ASP 極具挑戰性。因此，ASP 基底面的高度增長過快，以彌補寬度過窄的限制。相鄰列之間的一些電路元件共享被用來緩解這些限制。ASP 設計的首要原則是不增加畫素的輸入參考讀取噪聲。可程式設計增益放大器可將訊號提升到開關電容電路後續級所引入的噪聲之上，從而幫助實現這一目標。最近，ASP 的某些部分已在 ADC 之後的數字域中執行（如 CDS 和相關多重取樣）。

圖 6 展示了一種列並行 ADC 架構，與高速全域性序列 ADC 相比，該架構的功耗要求更低，因為 n 個 ADC 中每個 ADC 的頻寬都減少了 n 倍，而且考慮到沉澱時間，功耗隨 n 倍呈超線性降低（Jansson 等人，1993 年；Zhou 等人，1997 年）。片上 ADC 有許多架構方法，包括全域性；列並行（Kawahito 2018）；畫素並行（Yang 等人，1999 年；Kleinfelder 等人，2001 年；Sakakibara 等人，2018 年）；以及針對三維堆疊結構的簇並行（Masoodian 等人，2017 年）方法。此外，ADC 的型別可以是演算法型的，如 sigma-delta、逐次逼近和迴圈 ADC，也可以是非演算法型的，如單斜率和快閃記憶體 ADC；所有這些型別都有各自的權衡（Pain 和 Fossum，1994 年）。

如今，CIS 中的片上 ADC 已相當普遍，但當 JPL 引入現代 CIS 時，源自 CCD 時代的傳統觀點認為片上 ADC 是不可取的，因為會產生額外的功率耗散和發熱，而且可能會將 ADC 的噪聲引入模擬畫素讀出中。事實上，考慮到在高頻率下從晶片驅動高保真模擬訊號所需的功率，在晶片上進行模數轉換可能具有功率優勢。然而，更重要的是，片上模數轉換器為影像的片上 DSP 以及其他數字降噪技術和影像質量改進打開了大門。與 CCD 相比，由於電晶體工作頻率降低，ASP 和 ADC 的並行性還能降低讀出噪聲。大多數感測器繼續使用列並行 ADC，單斜率 ADC 因其芯片面積效率高和轉換偽影最少而受到青睞，儘管它們需要最高頻寬的比較器。對於堆疊結構，畫素並行和群組並行 ADC 越來越受歡迎。改進片上 ADC 仍是一個活躍的研究領域。

附加的 DSP/ISP 用於執行許多片上功能，包括色彩訊號處理（如插值、白平衡），以及根據應用情況執行影像壓縮和訊號格式化等功能，以滿足通訊標準。其他功能還包括識別人臉或微笑，或確保影像資料的安全。自 CIS 發明以來，為影像捕捉和 ISP 對成像系統進行分割槽有時會產生雙晶片（或更多晶片）解決方案。由於 ISP 在很大程度上取決於應用，而且視覺科學界對 ISP 有很好的瞭解，因此本綜述不包括有關 ISP 的其他資訊。不過，將數字資訊從影像感測器晶片傳輸到附加處理器，往往是未來成像功能擴充套件的最嚴重瓶頸之一，尤其是在高解析度和高幀頻條件下。使用三維堆疊影像感測器技術和三維互聯技術，將資料從影像感測器晶片並行傳輸到訊號處理晶片，可以在一定程度上緩解這一問題。

本世紀初，CMOS 影像感測器因其功耗、尺寸和成本優勢，非常適合新興的大型照相手機和智慧手機市場，這推動了 CIS 技術的應用和發展，直至今日。智慧手機是 CIS 的殺手級應用，這意味著低功耗和小巧的外形使其成為這種大批次應用的唯一選擇。CIS 的智慧手機應用在推動 CIS 發展的同時，也為 CCD 的發展帶來了風口。例如，2015 年，索尼宣佈停止 CCD 生產。CCD 繼續用於越來越少的利基應用，在整個影像感測器市場份額中只佔很小一部分。

如今，每年大約生產 50-70 億個 CMOS 影像感測器；其中大部分用於智慧手機，其餘用於汽車、安防、網路攝像頭、醫療和其他應用。2021 年，美國國家航空航天局（NASA）的 “毅力 ”號探測器登陸火星，探測器上搭載了約 20 臺 CMOS 攝像機，實現了 NASA JPL 早期開發 CMOS 技術的承諾（Fossum 2023）。

從現代 CMOS 影像感測器問世到今天，製造技術的進步進一步提高了 CIS 的效能。

自從行動電話和智慧手機安裝了攝像頭之後，對小型、高解析度攝像頭的需求變得越來越高，因此有必要進一步縮小畫素尺寸，在給定鏡頭 F 數的情況下減少畫素的集光。為了在不犧牲 PD 面積比的情況下縮小畫素尺寸，科學界採用了背面照明技術（Iwabuchi 等人，2006 年；Rhodes 等人，2009 年；Wuu 等人，2009 年）。目前，許多 CMOS 影像感測器都採用 BSI 方案。圖 8 展示了 FSI 和 BSI 畫素截面圖。背面照明的優點是填充因子大，從矽到微透鏡的堆疊高度小，而且可以自由選擇金屬層數和金屬佈局。因此，畫素的靈敏度大大提高。

BSI 影像感測器的製作過程如下：(1) 正面處理，包括佈線；(2) 透過直接鍵合將晶圓與支撐晶圓鍵合；(3) 薄化感測器晶圓；(4) 背面處理以抑制暗電流；(5) 抗反射塗層；(6) 彩色濾光片應用；(7) 微型透鏡應用；以及 (8) 鍵合墊開孔。在第二步中，將感測器晶圓和支撐晶圓壓平並清洗；用等離子體活化表面；最後將兩個晶圓接觸並退火。第三步，在減薄過程的最後階段，為獲得精確和均勻的厚度，採用化學機械拋光。

目前可能的最小畫素尺寸約為 0.5 μm，而具有良好可見光吸收能力的最小實用矽厚度約為 4 μm。因此，畫素尺寸與矽厚度的縱橫比高達 8，這就造成了光學串擾和電子擴散串擾。為了減少串擾，人們引入了深溝隔離（DTI）技術（Park 等人，2007 年）。電介質、多晶矽和鎢都可以埋入 DTI 中。電子擴散串擾被 DTI 阻斷。填充金屬的 DTI 能完全抑制光學串擾，而含有電介質和多晶矽的 DTI 則能在一定程度上減少串擾。

DTI 採用博世工藝進行高光譜溝槽蝕刻（Roozeboom 等人，2015 年）。為了抑制來自 DTI 介面的暗電流，採用了三種方法。第一種是透過等離子體摻硼在 DTI 表面形成 p+ 層（Moon 等人，2007 年）。在這種情況下，許多材料都可用作填充物。第二種方法是埋入帶負電的介電材料，從而將空穴吸引到介面上。第三種方法是在表面形成一層薄薄的介電層，作為柵介質，並沉積多晶矽或鎢作為柵極。在多晶矽或金屬上施加負偏壓以積聚空穴（Kitamura 等人，2012 年；Ahn 等人，2014 年）。

三維堆疊技術可將包括影像處理在內的功能整合到 CMOS 影像感測器中，從而實現小型、高效能的智慧相機。邏輯電路晶圓是一種銅-銅混合晶圓，粘合在影像感測器晶圓上（Sukegawa 等人，2013 年；Oike，2022 年）（圖 9）。兩個晶圓透過 SiO2-SiO2 和 Cu-Cu 進行物理粘合，並在外圍區域和/或畫素區域進行電氣連線（Kagawa 等人，2016 年）。邏輯晶圓採用適當的精細工藝技術，以實現各種功能的高速執行和低功耗耗散。利用矽通孔實現晶圓之間的電氣連線，開發出了由影像感測器晶圓、動態隨機存取儲存器（DRAM）晶圓和邏輯晶圓組成的三層堆疊（Haruta 等人，2017 年）。DRAM 以較大的頻寬連線到邏輯晶圓中的影像處理器。

現代固態影像感測器的潛在應用似乎無窮無盡。時至今日，幾乎每天都有新的應用出現。雖然移動成像在很大程度上推動了 CIS 業務技術的發展，但有幾種特定應用需要採用與移動成像感測器不同的專用設計、佈局或製造技術。本節將討論其中幾種應用。

從商業角度看，汽車行業是 CIS 系統最有前途的新興市場之一。雖然某些效能引數與汽車應用無關，但高動態範圍是一個關鍵要求。消費類裝置在沒有特殊考慮的情況下，動態範圍可達 80-90 dB，但汽車成像要求動態範圍至少達到 120 dB。技術文獻中報道了幾種提高 CIS 動態範圍的技術，但其中一些技術會產生運動偽影，而自動駕駛汽車需要避免這種偽影。

汽車領域的另一個重要問題是要求成像部件對汽車和交通標誌光源中的 LED 閃爍不敏感。要減緩 LED 閃爍，需要採用複雜的方法（Takayanagi 和 Kuroda，2012 年）。

意法半導體（ST Microelectronics）釋出了一款可應對 LED 閃爍的影像感測器（Tournier 等人，2018 年），該感測器可產生無運動偽影的寬動態範圍輸出訊號。該器件使用兩個具有斬波曝光的 PD。第一個 PD 使用多次長時間曝光，光產生的電荷累積在第一個儲存電容器上。第二個光電轉換器利用多次較短的曝光時間，將光生電荷累積到第二個儲存電容器上。多次長曝光時間和多次短曝光時間交錯進行，因此最終結果是兩者的組合。這種組合的特點是動態範圍寬，沒有運動偽影，也沒有 LED 閃爍問題。

內窺鏡的一個典型要求是外形小巧，因為攝像頭需要穿過人體的微小開口。透過將電子電路擴充套件整合到一塊矽片上，並儘量減少晶片外部的引線數量，就能實現小尺寸影像感測器。在這類應用中，需要不超過四個 I/O 引腳的器件。這些裝置在 CCD 時代就有了，但用於驅動和讀出 CCD 的完整外圍電路並沒有整合在晶片上，而是位於人體外部並透過導線連線。

在膠囊內窺鏡檢查的極端情況下，藥丸相機被病人吞下並透過完整的胃腸道（Iddan 和 Swain，2003 年）。這就意味著，膠囊內不僅要有帶 ISP 的感測器，還要有鏡頭、光源、電池和射頻傳輸電子元件（每 8 秒向外界傳輸一幀影像）。此外，整個系統還必須能夠使用自帶的小型電池工作多個小時。Photobit 公司開發並生產了一種定製的超低功耗 CIS。這是使用與其他 CMOS 電子元件整合在一起的 CMOS 影像感測器實現微型化的一個極端而重要的例子。

片上整合與堆疊技術相結合，非常適合高速應用，因為可以並行處理和處理訊號。例如，將全域性 ADC 轉換為列級 ADC 可以提高影像感測器的最大幀頻，因為列級轉換的並行性減少了序列全域性 ADC 的耗時轉換。需要注意的是，一個 ADC 也可以服務於多個列（Chen 等人，1990 年）。從列級 ADC 轉換為畫素級 ADC 可以進一步提高裝置的最大幀頻（Kleinfelder 等人，2001 年）。就速度而言，ADC 的轉換時間可能是一個限制因素，除此之外，另一個非常重要的時間限制因素是將所有生成的位元都置於片外。同時輸出多個畫素的數字程式碼需要並行處理。這將增加裝置封裝上的引腳數量，並相應增加封裝成本。在某些情況下，封裝成本可能高於裸晶片的成本。

透過以上討論，我們可以得出這樣的結論：畫素級 ADC 是高速影像感測器的首選。然而，在每個畫素中都安裝 ADC 會大大降低畫素的填充係數。這個問題可以透過改用堆疊式解決方案來解決；頂層包含影像感測部分，底層包含 ADC（Takahashi 等人，2018 年）。採用專門的三維堆疊結構，影像感測器的效能已超過 100-Mfps（連拍模式）（Kuroda 等人，2019 年）。

科學成像領域極為廣泛，包括許多細分市場，如太空應用、天文成像、高能粒子探測以及掃描和透射電子束顯微鏡應用（SEM 和 TEM）的電子探測。在所有這些應用中起重要作用的一個共同引數是對低噪聲效能的嚴格要求。噪聲不僅決定了影像感測器的信噪比和動態範圍，還決定了為獲得可接受的輸出結果所需的最小輸入訊號。

降噪研究從第一臺 CCD 製造出來的那一刻起就開始了，至今仍是 CIS 界的熱門話題。除了在生產過程中引入新的步驟（如最佳化氧化過程、暗電流降低步驟），畫素的設計和佈局（如 PPD、垂直 TG、鈍化層）以及類比電路（如電荷域 CDS、相關多重取樣）也受到了廣泛關注（Chen 等人，2012 年；Ge & Theuwissen，2017 年）。一旦讀取噪聲水平達到 0.3 e- r.m.s.，甚至低至 0.15 e- r.m.s.，就能以良好或極高的精度確定電子數（Teranishi，2012 年；Fossum，2013 年 b）。在 CMOS 影像感測器的早期，40 e- r.m.s. 的噪聲水平並不少見。如今，室溫操作下的平均讀取噪聲值已低於 0.20 e- r.m.s.（Ma 等人，2021a, 2022a），從而實現了超低照度成像應用。

在機器視覺影片應用中，在單位時間內會捕獲大量影像。在許多情況下，這些影像包含的大量資訊在不同影像之間不會發生變化。然而，無論影像內容如何，感測器生成的每一幀影像都需要讀出。在動態視覺感測器（DVS）中，幀與幀之間冗餘資訊的存在被用來加快裝置執行速度和/或減少輸出資料量。DVS 的概念相對簡單：裝置的輸出只顯示兩幅連續影像之間的變化（Dickinson 等人，1995 年；Delbrück 等人，2010 年）。每個畫素都會捕捉曝光時間內的資訊，並將結果與上一次曝光時間內獲得的輸出進行比較。如果兩個連續曝光時間之間沒有變化，則畫素不會發送任何資訊。如果連續兩幅影像之間存在差異（超過特定閾值），畫素就會開始工作，並報告其位置、發現差異的時間，以及兩幅影像之間的差異是正（訊號增加）還是負（訊號減少）。換句話說，畫素檢測的是幀與幀之間對比度的變化。大多數情況下，使用的是對數響應的畫素。

DVS 的輸出不是一張好看的影像，而是一個數字資訊流，顯示在哪個位置和哪個時間點觀察到光強的負或正變化。最近的趨勢是將 DVS 與標準 RGB CMOS 感測器相結合；DVS 裝置的輸出可用於糾正 RGB 資料中的運動偽影（Guo 等人，2023 年；Kodama 等人，2023 年）。

間接飛行時間（iToF）影像感測器用於透過二維成像系統測量三維尺寸（或距離）。光源發出近紅外光脈衝（如佔空比為 50%），感測器試圖檢測光脈衝在物體上反射後返回的光訊號。攝像機與物體之間的距離可以透過簡單的計算得出。計算方法基於光源開啟階段感測器檢測到的光量測量值與光源關閉階段感測器檢測到的光量測量值之間的比率（Kim 等人，2010 年）。相機與物體之間的距離越短，在光源開啟階段收集到的訊號就越多。攝像機與物體之間的距離越長，在關斷階段收集到的訊號就越多。由於光速非常快，因此畫素在 “開 ”和 “關 ”階段之間的切換也需要很快。畫素的曝光時間為納秒級。由於在如此短的曝光時間內收集到的訊號非常小，因此畫素中會累積多個測量值，並存儲在畫素內的電容器中（Kawahito，2021 年）。

iToF 畫素的工作模式要求高速收集光生電子，並超快地將電荷包從 PPD 傳輸到儲存節點。要在數百兆赫茲的調製頻率下執行這些畫素，額外的漂移場（透過巧妙的設計和佈局產生）是絕對必要的（Xu 等人，2016 年）。

2005 年，有人提出了一種不同的影像感測器方法，即由大量以高幀頻執行的專用微小畫素（稱為 jots）對單光子進行檢測和計數（Fossum，2005 年）。1 檢測基本上是二進位制的：0 表示沒有光子，1 表示有光子。多幀二進位制資料可用來再現灰度影像，如圖 10 所示。單光子靈敏度意味著可以在最暗的光線下成像。這一概念最初被稱為數字薄膜感測器，後來更名為量子影像感測器（QIS），並擴充套件到多位元操作（Fossum 等人，2016 年）。

單光子雪崩探測器（SPAD）裝置由於利用高電場和撞擊電離獲得載流子，因此對單光子非常敏感。利用 SPAD 陣列，研究小組已開始展示 QIS 概念並證明成像特徵模型（Dutton 等人，2015 年）。2021 年，首次報道了畫素間距為 6.4μm 的 3.2-Mpixel SPAD 陣列（Morimoto 等人，2021 年）。由於 SPAD 依靠雪崩倍增獲得訊號增益，因此需要較高的內部電場和相對較大的畫素間距來確保隔離，而且通常還可能具有較高的暗計數率（暗電流）。儘管存在這些問題，但 SPAD 已被證明對 3D 成像等快速光子到達定時應用非常有用。SPAD 技術還利用了 CMOS 影像感測器的技術，如三維堆疊（Ito 等，2020 年）和低暗電流結構。

實現 CMOS QIS 的工作始於 2012 年的達特茅斯大學。當時，由於 SPAD 畫素非常大、需要高電壓和高暗電流率，因此 SPAD 方法被否決。這種方法不使用雪崩增益來檢測單個光電子，而是透過使用很小的感應節點電容來獲得增益，從而產生 300-500 μV/e- 範圍內的 CG。透過畫素內電荷轉移，轉移到該電容上的單個電子可產生遠高於輸入參考本底噪聲（例如 0.2 e- r.m.s. 本底噪聲）的可辨訊號，因此單個光電子的檢測誤差率較低。檢測過程比 SPAD 慢，但可以實現亞微秒級定時。由於 CMOS QIS 不需要 SPAD 的高電場，因此可以實現更小的畫素或點陣，並提高了可製造性，從而降低了單位畫素的成本和光學器件的體積。功率耗散也大大降低。圖 11 展示了泵柵點器件。圖 12 展示了室溫光電子數解析度的實驗驗證。

2017 年，達特茅斯大學報告了一款室溫下的 1-Mpixel QIS 器件，該器件採用近乎標準的 BSI CIS 3D 疊層工藝實現，畫素間距為 1.1μm，工作頻率為 1,000 fps，總功耗約為 20 mW（Ma 等人，2017 年）。1-Mpixel QIS 的展示比第一個 1-Mpixel SPAD 陣列早兩年多，畫素也小得多。大約 34 個 1.1μm 畫素的 CMOS QIS 可容納一個 6.4μm 畫素的 SPAD。最近，採用 QIS 光子計數技術的 CMOS 影像感測器實現了高動態範圍和 163-M 畫素解析度（Ma 等，2021b；2022b）。目前正在探索 QIS 技術的應用，包括用於安全、國防、科學和其他應用的低照度成像。CIS QIS 技術和 SPAD QIS 技術都佔據了重要的應用領域（Ma 等人，2022a），並激發了低照度影像和影片捕捉領域的計算成像研究（如 ICCP 2023）。

在本節中，我們將討論一些引起影像感測器界興趣的新興技術。

三維堆疊技術提高了感測器的整合度，實現了高密度焦平面圖像處理，提高了吞吐量，同時降低了系統功耗（Fossum，1989 年）。能以大規模並行方式進行的計算可能會從三維堆疊中獲益最多，而考慮到連線性，本地影像處理可能比全域性影像處理獲益更多。目前正在利用三維堆疊技術探索具有邊緣計算功能的智慧相機（Eki 等，2021 年）。

光子計數影像感測器在過去五年中發展迅速，並實現了新的應用。這項技術很可能在不久的將來成為主流 CIS 技術的一部分，從而實現更大的動態範圍和弱光成像的終極效能，特別是與計算成像相結合時（Ma 等，2022b）。

超大尺寸影片影像感測器仍在為專業市場而開發。例如，在拉斯維加斯的 Sphere 沉浸式影院中就使用了一個 316-Mpixel 120-fps 的感測器（Agarwal 等，2023 年）。

最近，矽讀出積體電路上的薄膜電晶體影像感測器與量子點光電探測器相結合，提高了成像效能。這些感測器在短波和近紅外波段的響應速度也比矽探測器更好（Kim 等人，2023 年）。

影像認證是一個日益受到關注的領域，尤其是當社會進入一個利用人工智慧技術輕鬆生成逼真但虛假影像的時代。人們正在探索更安全的方法來確保原始影像資料的完整性（Mansoorian & Fossum 2002，Fowler 等人，2023 年）。

在光學方面，隨著所謂的完美色彩路由器（Catrysse 等，2022 年）的開發，從拜耳紅、綠、藍、綠（RGBG）色彩濾鏡核心到接收每個畫素點的 R、G、B 訊號（從而避免色彩混疊問題，這是影像感測器界長期以來的夢想）的可能性似乎正在接近現實。金屬透鏡及其片上整合的相關發展可能會簡化相機設計，並減小相機的尺寸和重量（Khorasaninejad 和 Capasso，2017 年）。

固態影像感測器不斷發展，在我們的日常生活中無處不在。不僅個人可以與家人和朋友一起欣賞照片和影片，而且每個人都可以在社交媒體上看到它們。這影響了市場、文化、教育甚至政治。在機器視覺、無人機、條形碼閱讀器、生物識別和手勢識別等領域，計算機而非人類看到影像的市場也在不斷增長。有些應用需要檢測 X 射線、紅外線和帶電粒子。此外，測距、偏振和相位（波前）成像能力的不斷提高也帶來了新的應用。

就像眾所周知的雙刃劍一樣，影像感測器技術的發展也帶來了新的社會問題，而不僅僅是顯而易見的社交媒體問題。這些問題包括：利用攝像頭為犯罪活動提供便利（如偷窺、非法錄影、身份盜竊）；侵犯隱私權，包括專制政府機構的自動面部識別和跟蹤；以及剝削未成年人和分享非法色情圖片。對於一項旨在以光明和真理造福個人福祉和整個社會的技術而言，我們還必須估計和控制劍的黑暗邊緣，這確實令人遺憾。