加州大學聖巴巴拉分校的研究人員利用二維 (2D) 半導體技術，研發出新型三維 (3D) 電晶體，這是半導體技術的重大進步。他們的方法為具有前所未有的微型化潛力的節能、高效能電子產品鋪平了道路。

“這一突破代表著我們朝著下一代電晶體技術邁出了重要一步，這種技術能夠支援計算和人工智慧應用的快速發展，”電氣與計算機工程教授、奈米電子學和二維材料領域知名專家 Kaustav Banerjee表示。“透過將原子厚度的二維半導體整合到三維架構中，我們為效能提升、電晶體可擴充套件性和能源效率開闢了新的可能性。”

班納吉和他的團隊的研究成果發表在《自然電子》雜誌上。

為了提高現有裝置的效能並推動新技術的進步，選擇的策略是將電晶體（現代電子產品的基本元件）小型化，以便更密集地封裝它們，並在相同尺寸的晶片上實現更多操作。

事實上，微型化領域一些最重要的進步已經促成了應變矽和高 k/金屬柵極場效應電晶體 (FET) 的設計和開發，這些電晶體解決了尺寸縮小難題並提高了效能。然而，就主流矽技術而言，電晶體只能縮小到一定尺寸，否則就會達到效能極限，尤其是在能效方面。這些限制被稱為“短溝道效應”，表現為亞閾值漏電流和開關不良，這使得在保持低功耗的同時縮小這些電晶體的尺寸變得困難。

十多年前，隨著 Fin-FET 的引入，許多限制都得到了克服。Fin-FET 是一種 3D 架構，將“柵極”包裹在從電晶體源極到漏極的通道周圍，從而減輕了短通道效應，同時縮小了佔位面積。然而，據作者稱，即使對於最先進的 Fin-FET 來說，將電晶體縮小到 10 奈米以下通道長度，同時保持低功耗和良好的效能，也越來越具有挑戰性。

在這方面，UCSB 團隊的研究表明，當使用 2D 半導體實現 3D 柵極環繞 (GAA) 結構電晶體時，其增強的靜電特性可用於實現最終縮小的幾奈米通道長度電晶體，從而顯著提高效能和能效。他們將這些 3D GAA 電晶體縮寫為 NXFET，其中 N=奈米，X=片、叉或板，代表通道堆疊的拓撲結構。他們的研究確定瞭如何使用 2D 半導體獨特地設計此類電晶體。

具體而言，研究中引入的奈米板 FET 架構被證明可以最大限度地發揮原子級厚度的 2D 材料（如二硫化鎢 (WS₂)）的獨特效能。這種新穎的架構利用了 2D 層的橫向堆疊，類似於“板堆”，將整合密度提高了十倍，並具有等效能指標。

Banerjee 解釋道：“透過利用 2D 材料獨特的物理和量子力學特性，我們可以克服許多與用矽設計的傳統 3D 電晶體相關的限制。我們的模擬表明，奈米板電晶體在能源效率和效能方面實現了顯著的改進，通道長度縮小到 5nm 以下。”

該團隊利用最先進的模擬工具（包括 QTX，一種基於非平衡格林函式框架的量子傳輸工具）來評估其設計的效能。這種方法使他們能夠模擬關鍵因素，例如能帶非拋物線性、有限頻寬、接觸電阻和載流子遷移率，這些測量值描述了材料與穿過它的電荷載流子（如電子）之間的關係。為了提供準確的輸入引數，研究人員使用了密度泛函理論，該理論部分由已故的Walter Kohn開發，他是加州大學聖塔芭芭拉分校的物理學家，因“開發密度泛函理論”而獲得 1998 年諾貝爾化學獎。

該研究的主要作者阿納布·帕爾 (Arnab Pal) 說：“先進的量子傳輸方法與非理想接觸電阻和電容等實際考慮相結合，使我們的框架既全面又切合實際。”

研究結果表明，基於 2D 半導體的 3D-FET 在驅動電流（操作器件的電流量）和能量延遲積（切換所需的能量）等關鍵指標方面優於矽基 3D-FET。2D 材料的薄度可最大限度地降低器件電容，從而降低功耗，而其垂直堆疊則支援在製造過程中實現更好的縮放。

“我們的工作不僅展示了二維材料的潛力，還為將其整合到三維電晶體設計中提供了詳細的藍圖，”該研究的合著者曹偉說。“這是半導體行業在尋求延續摩爾定律的過程中向前邁出的關鍵一步。”

著眼於未來的發展，UCSB 團隊計劃深化與行業合作伙伴的合作，以加速這些技術的採用。他們還計劃透過納入缺陷散射和自熱等其他現實因素來改進模型，以支援實驗驗證。

“這項研究代表了基礎科學和實用工程的一次激動人心的融合，”班納吉總結道。“我們致力於推動二維半導體從實驗室向實際應用的轉變。”

這項創新的影響超出了傳統計算的範圍，在邊緣 AI、柔性電子和物聯網超低功耗裝置方面都有潛在應用。這些發現還鞏固了加州大學聖巴巴拉分校在先進半導體研究方面的領導地位，延續了其在電子和光子技術領域取得開創性突破的傳統。

▲點選上方名片即可關注

▲點選上方名片即可關注