實現這一目標的嘗試並不新鮮。“十年前，我們試圖建立一種用於構建晶片的架構，”Marvell 技術副總裁兼定製解決方案首席技術官 Mark Kuemerle 表示。“我們的目標是非常民主的，能夠定義一種結構，人們可以將多個晶片組合在一起以構建給定的功能。神奇的是，透過將這些較小的晶片組合在一起，我們可以使用耗電少得多的介面。我們可以將過去龐大、耗電、複雜、昂貴的系統構建成基於晶片的系統，從而提高整體效率。更重要的是，它可以節省大量的開發成本，並大大節省整體晶片成本。但結果並非如此。我們最終的結果是，只有屈指可數的少數公司有能力開發晶片。”

那麼為什麼要這麼做呢？其中一個主要驅動因素是，重要但不具差異化的內容數量不斷增加。西門子 EDA 中央工程解決方案總監 Pratyush Kamal 表示：“大眾市場距離採用 3D-IC 還需要幾年時間，但有些應用非常適合它，美國政府非常關注這些應用。”“當你想到 6G 無線通訊時，這很有意義，因為你的天線間距正在縮小到你可以在封裝內想象一個陣列貼片天線的規模。你會在封裝頂部有一個天線陣列貼片，然後你會有一個功率放大器電路陣列。在那之後，你會有波束形成器電路，然後你進入數字領域，在那裡你可以進行資料處理並連線到你的基線計算機。市場上出現了許多模組化產品。人們開始關注新的架構，作為必然結果，他們也在思考如何實現大眾市場。”

過去，推動新技術發展的公司會投入必要的研發資金，然後逐漸普及到大眾。Ansys 產品營銷總監馬克·斯溫寧 (Marc Swinnen) 表示 ：“行業領導者將率先推出這項先進的新技術，而人們普遍認為，整個行業都會效仿。但兩者之間的差距正在越來越大。領跑者已經超越了整個領域，並領先於主流。這令人擔憂，因為人們仍然普遍認為，隨著系統規模越來越大，特別是如果小晶片市場開始騰飛，3D-IC 或 2.5D 將成為常態。但隨著這些差距的擴大，它為競爭取代提供了可能性。如果你落後於掌握這項技術的競爭對手兩三年，那麼市場定位就會突然出現巨大差異。”

簡而言之，必須採用小晶片才能保持競爭力的企業與希望採用小晶片的企業之間存在更大的差距。“小晶片使我們能夠做更多尖端的事情，它使我們能夠在封裝上放置更多的矽，這有助於我們提高效能，”Marvell 的 Kuemerle 說。“我們需要這樣做，因為每個人都會同意摩爾定律正在顯著放緩。”

然而，這並不是想要 3D-IC 的唯一原因。“3D-IC 技術具有許多優勢，包括提高效能、降低功耗和小型化，”Rapidus Design Solutions 現場首席技術官 Rozalia Beica 表示。“從移動裝置到 AI、超級計算機和資料中心等高階用途，該技術的應用範圍非常廣泛。該技術能夠實現緊湊設計並提高效能，因此繼續受到人們的關注。”

然而，重大挑戰仍然存在。“大多數使用 3D-IC 的人都是垂直整合的，”Ansys 的 Swinnen 說。“他們是規模更大的公司，擁有設計晶片、設計中介層、模擬整個產品、檢視封裝以及進行必須做出的眾多架構選擇的資金。這很複雜，而且在某種程度上仍然是開創性的。”

3D-IC 不僅僅是縮小 PCB 上的所有東西。“為了獲得不同的好處，人們傾向於交換比較基線，”Swinnen 說。“這並不公平。PCB 走向更小的系統 — — 那是 SoC。如果你擔心獲得比 PCB 更好的效能，那麼你就去使用 SoC。這是自然的演變。這是我們 40 年來一直在做的事情。分解為多個晶片並不是因為你想壓縮 PCB。這是因為你試圖拿走一個單片晶片並將其分解。比較基線是單片晶片，而不是 PCB。”

但並非總是如此。早期的成功案例，例如 HBM，將更多外部元件帶入封裝中。“隨著在封裝中引入更多功能的需求不斷增加，使用單片 SoC 型別結構來實現這一點變得越來越困難，”Rapidus 的 Beica 說。“並非所有功能都需要尖端設計。雖然尖端設計優先考慮最高效能目標和最小外形尺寸，但當異構性很重要並且系統內需要更多功能時，這種方法可能不是最有效的方法。”

此外，如果小晶片隨時可用，則 3D-IC 可被視為封裝內的 PCB。“PCB 確實限制了晶片之間相互通訊的頻寬量，”  Eliyan執行長兼聯合創始人 Ramin Farjadrad 說。“過去 20 年，它僅增加了不到 2 個數量級，而晶片則增加了 5 個數量級。這是造成記憶體和 I/O 壁壘的主要原因。透過在封裝內移動相當於 PCB 的東西（見圖 1），球（我們稱之為凸塊或微凸塊）的密度會顯著增加。晶片之間的距離會顯著縮短。這些裸片之間可以以更低的功率獲得更高的頻寬。”

單片工藝的持續發展受到良率的制約。Cadence 的 SSG 產品營銷總監 Mayank Bhatnagar 表示：“人們正在達到掩模版極限。如果你要製造一大塊矽片，那麼不僅僅是在掩模版極限，而是在那之前，你就會開始遇到良率問題。如果你不能盈利，那麼製造它就毫無意義了。這就是單片晶片（非常大）的發展方向。它們變得太大了。良率下降，下降幅度足以使它變得不經濟。”

不需要在領先節點上完成所有工作。西門子的 Kamal 說：“AI 要求晶片上有更多的 SRAM，而 SRAM 還沒有擴充套件。”“從理論上講，5nm 中最小的 SRAM 位單元，然後它開始增長。但如果你看看每位單元的美元數，它在 5nm 之前就停止了擴充套件。即使我們在 7nm 和 5nm 中縮小了尺寸，但位單元方面的每位成本更高。發生了兩件事。你需要更多的 SRAM，而 SRAM 更貴。3D 正是因為它的接近性，兩個晶片之間幾乎沒有延遲介面，才允許你嘗試不同的層次結構和快取結構。”

理想情況下，每個元件都會使用最好的技術。“我們可以用尖端技術製造巨大的晶片，而小晶片成為幫助我們做到這一點的柺杖，”Kuemerle 說。“我們將東西分成更多的部分，這樣我們就可以作弊並獲得比一次整合流片更多的矽片。我們可以將 I/O 技術與核心晶片技術相結合，這樣我們就可以突破極限並使用最好的可用技術，這通常是最昂貴的技術。我們以前有過這些想法，但並沒有成功。其中一些與構建多晶片系統的現實有關。”

技術和開發成本的結合正推動更多公司朝這個方向發展。Cadence 的 Bhatnagar 表示：“隨著最新工藝節點的出現，每個電晶體的成本正在上升。將設計的每個部分都轉移到新工藝節點是沒有意義的，因為大多數設計可能不會從中受益。如果你有一個射頻收發器或模擬模組，它不會從每個電晶體成本的降低中受益。另一方面，你必須為新的工藝節點重新設計它。當你分解時，你只能移動從新工藝節點中受益的部分。”

這聽起來很誘人，但在新設計中重複使用以前設計的晶片卻充滿危險。

資料中心似乎對價格不敏感。“AI 非常看重高效能、非常複雜、非常大的矽系統，因此他們值得投入鉅額投資來追逐這個市場，”Swinnen 說。“他們需要這些巨大的 3D 晶片是有原因的。這是 AI 應用。除非這項技術變得更便宜，或者市場的其他領域找到自己的 3D 殺手級應用，否則他們的發展速度會比較慢。”

其餘行業仍在觀望，但還在等待。Kamal 說：“當我與我們的移動客戶交談時，我感覺他們還沒有為 3D-IC 做好準備，因為經濟效益對他們來說還不合理。但與此同時，他們也明白自己已經觸及了微縮的極限。從 5nm 到 3nm 再到 2nm，他們獲得了微小的增量收益，而這種增量收益是以巨大的成本為代價的。他們轉向這些節點的唯一原因是要從電晶體中獲得最大效能，尤其是在採用全柵 (GAA) 的新電晶體架構的推動下。但 GAA 是一個非常複雜的過程。產量很低。”

問題有兩個方面。首先，他們需要採用全新的設計和封裝方法。其次，他們需要從單次流片轉向多次流片。Blue  Cheetah執行長 Elad Alon 說：“對於一家公司來說，採用 chiplet 風格的設計可能是有意義的。這意味著他們需要多個掩模版，可能需要多次流片，而與先進節點中的更大單片晶片相比，這樣做的初始 NRE 是難以接受的。如果堅持使用單片解決方案，那麼推出產品所需的 NRE 可能會更低。這是一個複雜的過程，工程中的許多事情都是如此。一旦你擁有足夠大的市場和足夠大的業務，你在穩定狀態下所做的事情可能與你進入市場時所做的事情大不相同，因為考慮的因素不同。”

仍有幾項技術挑戰需要改進。“當我想到 3D 時，我會想到混合鍵合，因為這是真正物有所值的地方，”Kuemerle 說。“它可以幫助您解決一些熱挑戰，為您提供非常高的連線性和非常低的功耗。這涉及將矽減薄到極小的厚度並以非常細的間距整合銅對銅鍵。當您考慮與多家供應商合作的物理挑戰時，這變得具有挑戰性。”

HBM 仍在努力實現這一目標。“3D 記憶體仍然只使用微凸塊將記憶體連線到主晶片，”他說。“記憶體供應商正在研究混合鍵合方法，我們都希望這種方法能在不久的將來投入生產。當我們考慮用多片矽片來實現這種真正尖端的東西時，事情就會變得非常有趣。”

消除 PHY 可能會大幅提升效能。Kamal 說：“當你採用幾乎無 PHY 的架構時，你談論的是非常細粒度的 3D 互連，非常小的互連，而這隻能透過晶圓級堆疊來實現。”“如果你採用晶圓級堆疊，互連間距會更長，這就是我劃定的界限。然後你需要特殊的緩衝區，考慮無 PHY 的架構可能有點牽強。這是任何 3D 堆疊的挑戰——至少有一個晶圓上有背面金屬。一旦你融合了兩個晶圓，你仍然需要將 I/O 取出，電源透過基板取出。”

功率密度和熱挑戰正成為眾所周知的問題，但還有其他問題需要考慮。“假設你有前端生產線、電晶體層和具有背面金屬的晶片，以便將 I/O 從晶片中取出，”Kamal 解釋道。“現在電晶體堆疊的兩側都有金屬。結果就是你的計量變得非常具有挑戰性。如果需要調查某件事，你會想使用 X 射線攝影或某種視覺掃描。這變得非常具有挑戰性。此外，聚焦離子束使用矽的背面進入晶片內部並進行更改。當我們試圖除錯某些東西併為晶片故障建立假設時，我們稱之為對 IC 進行欺騙。你做了一些欺騙，你根據你的欺騙實驗重新設計你的晶片，然後你重新掩蔽並重現設計。現在你已經失去了從背面進行欺騙的能力。如果你設計了一個晶片，但它在現場無法正常工作，那麼在除錯晶片方面你就有很大的差距。”

異構堆疊增加了複雜性。“異構整合需要結合不同的技術，包括新舊技術，”弗勞恩霍夫 IIS自適應系統工程部高效電子負責人 Andy Heinig 說道。“一個顯著的區別是舊技術節點的訊號電平。新節點需要低得多的電平，而舊節點需要更高的訊號電平。實現這一領域的相容性是一項挑戰。通常只需要輕量級的晶片到晶片介面，因為在舊技術中，數字 IP 的整合在空間方面受到嚴重限制。”

重複使用增加了更多複雜性。“對於 3D，最大的限制是你希望兩個晶片尺寸匹配，”Kamal 說。“否則，就是浪費面積。你可以進行晶圓上晶片整合，其中一個晶片的尺寸與另一個晶片不完全相同，但你會損失在晶圓級封裝或整合中可以處理的晶片數量。這是一個吞吐量挑戰。但作為架構師，一個優勢是你不必是同質的。它可以是異質的。一個晶片可以是 5nm，另一個可以是 3nm。

3D-IC 有可能改變 IP 和半導體行業，但它仍然是一個非常昂貴的選擇，目前僅適用於資料中心 — 即使如此，也只是因為人工智慧。還有許多挑戰尚未克服，而且看來 3D-IC 的概念對於大眾來說仍然是未來的事情。

在 3D-IC 能夠超越垂直整合公司之前，還需要在介面、標準、工具和方法方面做大量工作。這些將在下個月進行審查。

關注全球半導體產業動向與趨勢

公眾號ID：icbank

喜歡我們的內容就點“在看”分享給小夥伴哦