近日，北京大學團隊造出世界首例低功耗二維環柵電晶體（2D GAAFET，gate-all-around field-effect transistor），並研製出一系列二維環柵邏輯器件，這一材料體系也是由中國科學家自主研發的材料體系之一。
（來源：Nature Materials）
所謂“環柵”，指的是柵極以全環繞方式包圍半導體溝道的結構。本次二維環柵電晶體的速度和能效同時超越目前商用矽基電晶體的物理極限，故是全球迄今速度最快、能耗最低的電晶體。
在相同工作條件之下，這種二維環柵電晶體的效能優於三星、英特爾、臺積電和比利時微電子中心（IMEC，Interuniversity Microelectronics Centre）此前公開報道的最先進環柵電晶體。
另外，這種二維環柵電晶體還能滿足國際器件和系統路線圖對於埃米節點的算力要求與功耗要求，其效能與能效一併超越了傳統矽基電晶體的物理極限，故是迄今速度最快、能耗最低的電晶體。
（來源：Nature Materials）
具體來說，二維環柵電晶體由外延型單晶高 κ 原生氧化物柵 β-Bi2SeO5 完全包圍，故能形成高質量的全環柵異質結構。環柵電晶體結構好比是四通八達的“立交橋”，因此可以實現更低的能耗和更高的速度。本次二維環柵電晶體不僅擁有原子級的平整介面，也擁有厚度約為 1.2 奈米的超薄溝道，並擁有超薄的柵介質厚度，其等效氧化層厚度低至 0.28 奈米，同時還能實現晶圓級單片三維整合。
透過此，研究團隊打破了二維電子學發展的關鍵瓶頸，首次證明二維環柵器件在效能和能耗上優於先進矽基技術。它不僅突破了後摩爾時代高速度、低功耗晶片的二維新材料精準合成瓶頸，也突破了新架構三維異質整合的瓶頸。
假設以中國大陸現有加工技術來製造本次二維環柵電晶體，預計其速度已能達到國際最先進矽基晶片的約 1.4 倍，而能耗僅為其 90%。
日前，相關論文以《透過外延單片 3D 整合實現低功耗 2D 全柵極邏輯》（Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration）為題發表於 Nature Materials[1]。
圖 | 相關論文（來源：Nature Materials）
據瞭解，在功耗的約束之下，必須同時實現器件尺寸微縮和提升整合密度，才能實現先進製程積體電路技術的進一步發展。而由於短溝效應、量子隧穿以及寄生效應等問題，導致以傳統矽基半導體/氧化物為核心的互補金氧半導體器件技術，難以透過尺寸的持續微縮來實現晶片迭代。要想延續摩爾定律，就得解決能耗上升和算力不足這兩大問題。
而 2 奈米以後的電晶體技術將由鰭式電晶體（FinFET，fin field-effect transistor）轉向更先進的奈米片環柵晶體管制程技術，已經成為全球半導體界的共識。
對於二維半導體來說，它不僅表面無懸掛鍵，而且擁有原子級的均勻厚度，同時具有較高的遷移率。
當技術節點進入埃米，使用二維半導體將能突破傳統矽基電晶體的本徵物理極限，從而能夠實現更短的柵長、更出色的柵控、更高的驅動電流，並能實現單片三維整合。這讓二維半導體可被作為一種“後矽材料”，進而能夠延續互補金氧半導體的器件微縮。（注：微縮指的是透過減小半導體器件的尺寸來提升晶片效能、降低功耗和增加整合度的過程。）正因此，英特爾、臺積電以及比利時微電子中心等機構都在研發二維環柵電晶體。
但是，在二維環柵電晶體的器件製造中，依然面臨著源漏接觸等挑戰，導致其效能低於矽基電晶體。而要想製備低功耗、高效能的二維環柵電晶體，其一必須解決二維溝道/全環繞超薄柵介質的原子級尺寸控制難題，其二必須解決介面結構的精確調控難題。
而本次北京大學團隊之所以能順利完成研究，離不開研究團隊的前期積累。此前，他們曾開發出一種超高遷移率二維鉍基半導體——硒氧化鉍（Bi2O2Se），並開發出一種高 κ 原生氧化物柵介質材料。基於這一體系，該團隊曾造出一系列高效能的二維電晶體、紅外探測器、感測器和量子霍爾器件，並曾開發出全球首例外延高 κ 柵介質整合型二維鰭式電晶體。
在上述研究基礎之下，該團隊在本次研究中將高遷移率的二維鉍基半導體，與全環繞高 κ 超薄柵介質加以精準整合，並透過極限微縮打造出這種二維環柵電晶體。
研究期間，他們獨創一種二維鉍基半導體可控插層氧化方法，藉此造出了二維鉍基半導體/環柵外延異質結，透過這種方法制備的二維環柵電晶體具有較高的介面質量和柵控能力，其遷移率大於 280cm2/Vs，介面缺陷密度低至 2×1011cm-2 eV−1 左右、電流開關比高達 108、亞閾值擺幅接近熱力學極限，能夠滿足工業界對於高效能、低功耗器件的要求。
在此基礎之上，該團隊結合微納加工技術和介面調控手段，構築出二維環柵電晶體，其柵長達到 30 奈米。這種二維環柵電晶體具有原子級的平整介面，等效氧化物厚度薄至 0.27 奈米，在 0.5V 的超低工作電壓之下也能展現出超高的開態電流密度。同時，這種二維環柵電晶體的本徵延遲低至 1.9ps，能量延遲積低至 1.84×10−27Js/μm。
基於這種二維環柵電晶體，研究團隊還構築了“非門”“與非門”“或非門”等一系列邏輯單元器件，在超低功耗之下這些器件都能實現其邏輯功能。其中，“非門”器件能在 1.0V 的超低工作電壓之下，展現出 59V V-1 的超高增益。
這意味著，研究團隊首次實現了高遷移率的二維半導體/全環繞高 κ 氧化物外延異質結的精準合成與單片三維整合。也意味著，研究團隊面向亞 3 奈米節點研製了低功耗、高效能二維環柵電晶體和邏輯單元。
（來源：Nature Materials）
綜合來看，正是此前的多個“首次”成果，成就了本次成果。比如，彭海琳團隊此前曾實現首例拓撲絕緣體二維陣列的製備，首次觀測到拓撲絕緣體的 AB 量子干涉效應，並開創了拓撲絕緣體在柔性透明電極的應用。在石墨烯領域彭海琳團隊也有一定建樹，比如他曾和團隊創造了石墨烯單晶生長速度的世界紀錄，實現大面積石墨烯薄膜的連續批次製備和綠色無損轉移。憑藉這一系列成果，他和團隊的成果曾入選“2023 年度中國半導體十大研究進展”和“中國晶片科學十大進展”。目前，彭海琳的論文被引逾 20000 次，授權專利 70 餘項和申請專利 50 餘項。與此同時，他還兼任國家奈米科學中心副主任、北京石墨烯研究院副院長等職務。
需要說明的是，本次成果也是來自北京大學不同團隊的合作成果。擔任本次論文共同通訊作者的邱晨光研究員來自北京大學電子學院，也是 2024 年度《麻省理工科技評論》“35 歲以下科技創新 35 人”亞太區榜單入選者。邱晨光主要面向亞 1 奈米節點後摩爾晶片技術，從事奈米電子器件方面的研究。此前，邱晨光曾和合作者將碳基電晶體的效能推進到量子極限，採用鈀鈧非對稱接觸實現先進節點互補對稱的碳管互補金氧半導體。他還曾首次提出並實現冷源亞 60 超低功耗新器件機制，將電晶體亞閾值擺幅降到 35 毫伏/量程，拓寬了超低功耗器件領域範圍。亦曾透過採用高遷移率的硒化銦作為溝道材料，研製出世界上彈道率最高的二維電晶體。
（來源：Nature Materials）
另據悉，如果把在現有材料基礎上開展晶片技術革新比作“彎道超車”，研製二維材料電晶體就是“換道超車”。眼下，研究團隊正致力於實現規模邏輯器件量產。與此同時，未來其還有望讓二維環柵電晶體兼具感測、儲存、計算等功能於一體，預計這種感存算一體化的器件將帶來更具競爭力的技術優勢。
參考資料：
1.Tang, J., Jiang, J., Gao, X. et al. Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration. Nat. Mater. (2025). https://doi.org/10.1038/s41563-025-02117-w
https://mp.weixin.qq.com/s/s8cPVasOcAg7FmMXyPijrQ
https://mp.weixin.qq.com/s/7ceJaqBYThiIAabFSf-6eA
https://www.chem.pku.edu.cn/hp/people/index.htmhttps://ele.pku.edu.cn/info/1040/1165.htm
排版：劉雅坤