蘋果自研影像感測器？一項專利驚豔亮相

公眾號記得加星標⭐️，第一時間看推送不會錯過。

蘋果公司可能正在悄悄籌備影像感測器設計領域最重大的進步之一——它可能會改變從iPhone到專業影院裝置的一切。

最近，蘋果公司新發布了一項名為“具有高動態範圍和低噪點的堆疊畫素影像感測器”的專利。這項發現可能預示著一項可能重塑移動和專業成像領域的突破。蘋果公司聲稱其堆疊式感測器架構擁有高達20檔的動態範圍，或許正蓄勢待發，準備與電影攝影機技術領域的巨頭們競爭，甚至超越他們。

效能超越最佳的感測器

蘋果新發布的一項名為“高動態範圍低噪點堆疊畫素影像感測器”的專利，揭示了成像技術的重大進步。雖然蘋果以其定製晶片和相機軟體而聞名，但這項專利暗示著一項更具雄心的目標：一種完全自主設計的影像感測器，其動態範圍有望與領先的電影攝影機相媲美，甚至超越它們。而且，這並非僅僅是理論上的——該感測器架構聲稱其動態範圍高達 120 dB，相當於近 20 檔的動態範圍。這比目前業界的巨頭，例如ARRI ALEXA 35，都要高得多。

按照蘋果在專利描述檔案中所說：

“本文描述的本發明實施例提供了一種包含新穎設計的3T畫素的影像感測器，該感測器可實現高動態範圍、低噪聲，並且不會出現傳統4T畫素陣列中可能出現的偽影。該影像感測器包含一個堆疊在邏輯晶片上的感測器晶片。每個3T畫素在感測器晶片上包含一個感測電路，該電路包括一個光電二極體和一個橫向溢流積分電容 (LOFIC: lateral overflow integration capacitor ) 電路，以便在從室內到明亮陽光的各種光照條件下進行感測，而無需自動曝光控制。此外，每個畫素在邏輯晶片上包含一個畫素電路，該電路包含一個電流儲存電路。該電流儲存電路用於感測探測器元件中的噪聲水平。電流儲存電路輸出的訊號能夠利用CDS抑制熱噪聲 (kTC)。

蘋果的專利內容是什麼？

該專利概述了一種由兩層組成的堆疊感測器：感測器晶片（帶有光電二極體和類比電路）

和邏輯晶片（處理讀出、噪聲消除和控制）

這種堆疊式方法與索尼的做法類似，使蘋果能夠將先進的電路封裝到更薄的感測器模組中，非常適合智慧手機和Vision Pro等 AR/VR 裝置。但真正的創新在於畫素級架構，其特點如下：

一、LOFIC（橫向溢流積分電容器）

這種機制使感測器能夠處理三個電荷儲存層級的光溢位，自動適應極端亮度或黑暗環境——一次性完成。這便是 20 檔動態範圍得以實現的原因。

二、內建噪聲感應電路

每個畫素內的電流儲存電路可即時檢測並消除熱噪聲，這意味著即使在低光照條件下，最終影像也更加清晰 – 無需後期處理或 AI 技巧。

三、3T 畫素設計（非 4T）

令人驚訝的是，蘋果採用了 3 電晶體設計，這種設計通常被認為更簡單，但噪音也更大。然而，得益於上述創新，該設計比標準的 4T 感測器噪音更低，從而以更少的元件和更高的效率提供更佳的效能。

按照蘋果所說：

“本例中的 LOFIC 電路 44 包括兩個電荷儲存電容器 50 和 52 以及兩個串聯連線到浮動擴散節點 42 的 LOFIC 電晶體（LOFIC1 和 LOFIC2）54 和 56。第一個 LOFIC 電晶體（LOFIC1）54 將浮動擴散節點連線到第一個電荷儲存電容器 50 的電荷輸入端，該電容器的電容較小，例如約為 20 fF。第二個 LOFIC 電晶體 56 將第一個電荷儲存電容器 50 的電荷輸入端連線到第二個電荷儲存電容器 52 的電荷輸入端，該電容器的電容較大，例如約為 500 fF。在此配置中，浮動擴散節點 42 本身將用於在弱光條件下儲存和讀出光電荷；電荷儲存電容器 50 將用於在中等光照條件下儲存和讀出光電荷；電荷儲存電容器 52 將用於在強光條件下儲存和讀出光電荷。這種LOFIC結構使探測器元件26能夠感測約120 dB動態範圍內的光。或者，也可以使用其他LOFIC結構，並採用更少或更多數量的電容器和電晶體。”

這個產品意味著什麼?

如果這項技術得以實施（或許在未來的 iPhone 17 Pro 或 Apple Vision Pro 2 中），它可能會導致：

移動裝置上的電影級 HDR
即時無噪音影片捕捉
超薄外形，專業品質成像，具有極高的 DR（20 檔動態範圍）

蘋果可能正準備擺脫對索尼高階相機感測器的依賴，以競爭對手而非客戶的身份進入影像感測器市場。這也表明，蘋果在計算攝影領域的下一次飛躍可能植根於以影像感測器為先的創新，而非軟體或人工智慧。

動態範圍和噪點是數字成像的兩個主要制約因素。一款能夠提供 20 檔動態範圍和先進片上噪點抑制功能的移動式或緊湊型感測器，不僅是一種改進，更是顛覆性的。

這可能會影響：

移動電影攝影
HDR流媒體內容
AR/VR視覺保真度
即使是專業的電影製作套件，緊湊性和質量也必須共存

由於這是蘋果公司的產品，因此不難想象該公司會將該感測器與神經引擎處理深度整合，使其在極端條件下更加強大。

在我們看來，這項專利目前可能不太引人注目，但其影響深遠。蘋果不僅僅是在改進相機軟體，而是從晶片層面重新定義影像感測器。如果這項技術投入生產，我們可能會看到數字成像領域的全新黃金標準——不僅在智慧手機領域，也在電影領域。

具有高動態範圍和低噪聲的

堆疊畫素影像感測器

目前使用的絕大多數影像感測器都是CMOS（互補金氧半導體）有源畫素感測器（APS）單片陣列，具有4T畫素。在這些器件中，每個探測器元件（稱為“畫素”）包含一個光電二極體、一個浮動擴散區和四個CMOS電晶體，其中包括一個傳輸門、一個復位門、一個選擇門和一個源極跟隨器讀出電晶體。傳輸門控制從光電二極體到浮動擴散區的電荷轉移，並透過相關雙取樣（CDS）實現降噪。使用3T畫素（沒有傳輸門）的影像感測器更容易製造，也更不容易出現偽影，但通常噪聲較高。

概括

下文描述的本發明實施例提供了改進的影像感測器以及用於生產和控制此類影像感測器的方法。

因此，根據本發明的一個實施例，提供了一種影像感測器，該影像感測器包括一個邏輯晶片，該邏輯晶片包含列讀出電路和連線到列讀出電路的位線，以及一個覆蓋在邏輯晶片上的感測器晶片。該影像感測器包括一個探測器元件陣列，每個探測器元件包括一個設定在感測器晶片上的感測電路和一個設定在邏輯晶片上的畫素電路。該感測電路包括一個具有陰極和陽極端子的光電二極體、一個連線到光電二極體其中一個端子的浮動擴散節點、一個耦合在浮動擴散節點和復位電壓之間的復位電晶體，以及一個具有連線到浮動擴散節點的輸入和輸出的源極跟隨器電晶體。畫素電路包括一個選擇電晶體，該選擇電晶體具有耦合到源極跟隨器的輸出的輸入和耦合到其中一條位線的輸出，以及一個電流儲存器電路，該電流儲存器電路耦合到選擇電晶體的輸入，並配置為感測和輸出指示檢測器元件中的噪聲水平的訊號。

在一些實施例中，每個感測電路包括一個橫向溢流積分電容 (LOFIC) 電路，該電路包括一個或多個電荷儲存電容以及耦合在浮動擴散節點和電荷儲存電容之間的一個或多個 LOFIC 電晶體，其中，復位電晶體耦合在 LOFIC 電路和復位電壓之間。在一個公開的實施例中，該 LOFIC 電路包括：具有第一電容的第一電荷儲存電容；具有大於第一電容的第二電容的第二電荷儲存電容；連線在浮動擴散節點和第一電荷儲存電容的第一電荷輸入端之間的第一 LOFIC 電晶體；以及連線在第一電荷儲存電容的第一電荷輸入端和第二電荷儲存電容的第二電荷輸入端之間的第二 LOFIC 電晶體。在一個實施例中，復位電晶體連線在第二電荷儲存電容的第二電荷輸入端和復位電壓之間。此外或可選地，在將檢測器元件讀出到位線期間，第一和第二 LOFIC 電晶體依次導通，同時選擇電晶體導通。

在一些實施例中，在每個影像幀期間，復位電晶體在第一復位週期內導通，以在幀的曝光週期之前復位浮動擴散節點；選擇電晶體在曝光週期之後的第一讀出週期內導通，以從浮動擴散節點讀出光電荷。然後，復位電晶體在第一選擇週期之後的第二復位週期內導通，以復位浮動擴散節點；選擇電晶體在第二復位週期之後的第二讀出週期內導通，以讀出探測器元件累積的噪聲。

在一些實施例中，電流儲存電路包括至少一個取樣電容器和至少一個取樣電晶體，它們耦合在選擇電晶體的輸入端和至少一個取樣電容器之間，其中，至少一個取樣電晶體在第一和第二復位週期內跟隨復位電晶體導通，使得至少一個取樣電容器對探測器元件中的kTC噪聲進行取樣。在公開的實施例中，電流儲存電路包括：連線在選擇電晶體的輸入端和至少一個取樣電晶體之間的讀取電晶體；以及與讀取電晶體並聯的、極性與讀取電晶體相反的偏置電晶體。其中，讀取電晶體和偏置電晶體在第一和第二讀出週期導通，在曝光週期截止。在一個實施例中，偏置電晶體在第一和第二復位週期導通。

另外或可替代地，至少一個取樣電容器包括第一和第二取樣電容器，並且至少一個取樣電晶體包括第一和第二取樣電晶體，它們串聯耦合在第一和第二取樣電容器與選擇電晶體的輸入端之間。

根據本發明的一個實施例，還提供了一種影像感測方法，該方法包括：提供一個邏輯晶片，該邏輯晶片包括列讀出電路和連線到列讀出電路的位線；以及在邏輯晶片上覆蓋一個感測器晶片。在感測器晶片和邏輯晶片上形成一個探測器元件陣列，每個探測器元件包括一個形成在感測器晶片上的感測電路和一個形成在邏輯晶片上的畫素電路。每個感測電路包括一個具有陰極和陽極端子的光電二極體、一個連線到光電二極體其中一個端子的浮動擴散節點、一個耦合在浮動擴散節點和復位電壓之間的復位電晶體，以及一個具有連線到浮動擴散節點的輸入和輸出的源極跟隨器電晶體。每個畫素電路包括一個選擇電晶體，該選擇電晶體具有耦合到源極跟隨器的輸出的輸入和耦合到其中一條位線的輸出，以及一個電流儲存器電路，該電流儲存器電路耦合到選擇電晶體的輸入並配置為感測和輸出指示檢測器元件中的噪聲水平的訊號。

透過以下結合附圖對本發明實施例的詳細描述，將更全面地理解本發明：

實施例詳細說明

本文描述的本發明實施例提供了一種包含新穎設計的3T畫素的影像感測器，該感測器可實現高動態範圍、低噪聲，並且不會出現傳統4T畫素陣列中可能出現的偽影。該影像感測器包含一個堆疊在邏輯晶片上的感測器晶片。每個3T畫素在感測器晶片上包含一個感測電路，該電路包括一個光電二極體和一個橫向溢流積分電容 (LOFIC) 電路，以便在從室內到明亮陽光的各種光照條件下進行感測，而無需自動曝光控制。此外，每個畫素在邏輯晶片上包含一個畫素電路，該畫素電路包含一個電流儲存電路。該電流儲存電路用於感測探測器元件中的噪聲水平。電流儲存電路輸出的訊號能夠利用CDS抑制熱噪聲 (kTC)。

雖然邏輯晶片上的電流儲存電路與LOFIC電路配合使用特別有用，但在其他實施例中，即使沒有LOFIC電路，邏輯晶片上的元件也可用於降低其他影像感測器畫素中的噪聲。

圖1是根據本發明實施例的影像感測器的示意側檢視；

圖 1 是根據本發明實施例的影像感測器 20 的示意側檢視。影像感測器 20 包括由一個矽晶片製成的邏輯晶片 24，以及由另一個矽片製成的感測器晶片 22，該晶片覆蓋在邏輯晶片 24 上。影像感測器 20 包含一個探測器元件陣列 26（也稱為畫素），每個探測器元件包括位於感測器晶片 22 上的感測電路 28 和位於邏輯晶片 24 上的畫素電路 30。畫素電路 30 透過位線連線到列讀出電路（如圖 2 所示）。影像感測器 20 的堆疊矽片配置使得在邏輯晶片 24 中使用標準 CMOS 控制和讀出電路成為可能，而感測電路 28 可以透過不同的工藝製造。或者，感測器晶片 22 可以包含除矽之外的其他半導體材料。

圖2是根據本發明實施例的影像感測器中探測器元件細節的示意電路圖；

圖 2 是根據本發明實施例的探測器元件 26 之一的示意電路圖。圖 2 中所示的感測電路 28 包含 N 溝道 MOSFET 電晶體和 N-on-P 光電二極體 38。或者，感測電路 28 也可以包含 P 溝道電晶體和 P-on-N 光電二極體。感測電路 28 的元件連線到電源電壓 48，例如 1.5 V、1.2 V 或 1.0 V。在本設計中，無需將電壓升壓至高於電源電壓或低於地電位。

感測電路 28 包含一個浮動擴散節點 (FD：floating diffusion) 42，該節點連線到光電二極體 38 的一個端子（在本例中連線到陰極，陽極連線到地 40）。橫向溢流積分電容 (LO-FIC) 電路 44 耦合至浮動擴散節點 42，復位電晶體 (RST1) 46 耦合於 LOFIC 電路和復位電壓（在圖示示例中，該復位電壓為電源電壓 48）之間。

本示例中的 LOFIC 電路 44 包括兩個電荷儲存電容器 50 和 52，以及兩個串聯耦合至浮動擴散節點 42 的 LOFIC 電晶體 (LOFIC1 和 LOFIC2) 54 和 56。第一個 LOFIC 電晶體 (LOFIC1) 54 將浮動擴散節點連線到第一個電荷儲存電容器 50 的電荷輸入端，該電容器具有較小的電容，例如約為 20 fF。第二個 LOFIC 電晶體 56 將第一個電荷儲存電容器 50 的電荷輸入端連線到第二個電荷儲存電容器 52 的電荷輸入端，該電容器具有較大的電容，例如約為 500 fF。在該配置中，浮動擴散節點 42 本身將用於在弱光條件下儲存和讀出光電荷；電荷儲存電容器 50 將用於在中等光照條件下儲存和讀出光電荷；電荷儲存電容器 52 將用於在強光條件下儲存和讀出光電荷。該 LOFIC 配置使探測器元件 26 能夠感測約 120 dB 動態範圍內的光。或者，也可以使用其他 LOFIC 配置，其中電容器和電晶體的數量可以更少或更多。

源極跟隨器電晶體 (SF：source follower transistor) 58 的柵極連線用於接收來自浮動擴散節點 42 的電荷輸入，其漏極連線到輸出端子 32，該輸出端子與畫素電路 30 的輸入端子 34 連線。輸入端子 34 連線到選擇電晶體 (SEL) 60。當選擇電晶體導通時，它會將來自探測器元件 26 的訊號輸出到位線 62，該位線為探測器元件陣列的列提供服務。如上所述，該位線將感測器晶片 22 中的探測器元件連線到邏輯晶片 24 中的列讀出電路 64。在從探測器元件 26 讀出資料期間，連線到輸入端子 34 的偏置電晶體 (V3 Bias) 66 處於關閉狀態，通常消耗約 1 uA 的電流。

為了實現噪聲感測和消除，畫素電路 30 包含一個電流儲存電路 68，該電路包含一個 N 溝道讀取電晶體 (RD：read transistor ) 70 和一個 P 溝道偏置電晶體 (V1 Bias) 72 並聯。本例中的讀取電晶體和偏置電晶體極性相反。因此，在圖示的示例中，讀取電晶體 70（以及畫素電路 30 的其他元件）是 N 溝道器件，而 V1 Bias 電晶體 72 是 P 溝道器件。第二個偏置電晶體 (V2 Bias) 74 與 P 溝道偏置電晶體串聯，當兩個偏置電晶體導通時，會吸收偏置電流，例如約 100 nA。

取樣線 36 連線到讀取電晶體 70 和 V1 偏置電晶體 72 的漏極以及 V2 偏置電晶體 74 的源極。從檢測器元件 26 流出的電流由一對取樣電容器 76、78 取樣，這對取樣電容器連線在取樣線 36 和地 40 之間。這些取樣電容器 76、78 可以具有低電容，例如每個約為 4 fF，並且兩個取樣電容器之間存在大約 0.1 fF 的附加寄生耦合 80。

為了在感測電路復位期間對流經感測電路 28 的電流進行取樣，一對取樣電晶體（SMP1 和 SMP2）82、84 會短暫地同時導通。然後，電晶體 82（SMP1）關閉，接著電晶體 84（SMP2）也關閉。電晶體 82 對探測器元件 26 的 kTC 噪聲進行取樣，而電晶體 84 對電晶體 82 關閉後的殘餘誤差進行取樣。因此，kTC 噪聲被取樣，並透過流入和流出取樣電容器 78 的電流進行補償。

在從探測器元件 26 讀出期間，取樣的電流訊號由選擇電晶體 60 讀出到位線 62。或者，電流儲存電路 68 可以僅包含一個取樣電容器，也可以包含更多數量的取樣電容器，並相應地佈置一個或多個取樣電晶體。

圖3是根據本發明實施例的時序圖，示意性地示出了施加到圖2中探測器元件電晶體的訊號

圖 3 為時序圖，示意性地示出了根據本發明實施例的在單個影像幀 88 過程中施加到探測器元件 26 的電晶體 46、54、56、66、70、72、74、82 和 84 的訊號。為了簡化說明，施加到電晶體 72 的 V1 偏置訊號顯示為與其他訊號具有相同的極性；但實際上，由於 V1 偏置電晶體 72 是 P 溝道器件，因此 V1 偏置訊號的極性將與其他訊號的極性相反。施加到電晶體 66 的 V3 偏置訊號與 V2 偏置訊號相同，因此為了簡單起見，此處省略。

每個影像幀 88 包括曝光期 90，例如在 1-10 毫秒的範圍內，在此期間，來自光電二極體的光電荷在浮動擴散節點 42 處收集，並且可能在 LOFIC 電荷儲存電容器 50、52 中的一個或兩個上收集，具體取決於入射光的強度。在曝光期 90 之前的預曝光復位期 92 中，復位電晶體 (RST1) 46 導通，以復位浮動擴散節點 42。LOFIC 電晶體 54、56 也與 RST1 一起導通，以復位 LOFIC 電荷儲存電容器 50、52。此外，在曝光期之前的復位期內，畫素電路 30 中的偏置電晶體 72、74、66（V1 Bias、V2 Bias 和 V3 Bias）均導通，取樣電晶體 82、84（SMP1 和 SMP2）在 RST1 復位脈衝之後導通，然後依次關閉。

在曝光週期 90 之後，選擇電晶體 60 和讀取電晶體 70（SEL 和 RD）在讀出週期 94 期間導通，同時三個偏置電晶體 72、74 和 66（V1 Bias、V2 Bias 和 V3 Bias）也導通，以將光電荷從浮動擴散節點 42 讀出到位線 62。讀出週期 94 包括高增益間隔 96、中增益間隔 98 和低增益間隔 100。當選擇電晶體 60 導通時，浮動擴散節點 42 上的電荷首先在高增益間隔 96 期間被讀出。然後，LOFIC 電晶體 54 和 56 依次在中增益間隔 98 和低增益間隔 100 期間導通，以將儲存在 LOFIC 電荷儲存電容器 50 和 52 中的光電荷讀出到位線 62。

所有光電荷讀出後，復位電晶體在曝光後復位週期 102 中，(RST1) 46 與兩個 LOFIC 電晶體 54、56 再次導通，以復位浮動擴散節點 42 和 LOFIC 電荷儲存電容器 54、56。畫素電路 30 中的偏置電晶體 72、74、66（V1 Bias、V2 Bias 和 V3 Bias）再次全部導通，取樣電晶體 82、84（SMP1 和 SMP2）在 RST1 復位脈衝後導通，然後依次關斷，就像在復位週期 92 期間一樣。

在這些復位之後，選擇電晶體 60 和讀取電晶體 70 在噪聲讀出週期 104 期間再次導通，以讀出探測器元件 26 積累的噪聲。噪聲讀出週期 104 包括高增益間隔 106、隨後的中增益間隔 108 和低增益間隔 110。當選擇電晶體 60 和讀取電晶體 70 導通時，浮動擴散節點 42 上的電荷首先在高增益間隔 106 期間被讀出。然後，LOFIC 電晶體 54 和 56 依次在中增益間隔 108 和低增益間隔 110 期間導通，以將 LOFIC 電荷儲存電容器 52 和 54 中剩餘的電荷讀出到位線 62。

在噪聲讀出週期 104 期間，偏置電晶體 72、74 和 66 保持導通。電流儲存電路 68 感測並輸出指示探測器元件 26 中噪聲水平的訊號。邏輯晶片 24 中的 CDS 電路（未示出）從曝光週期後讀出的光訊號中減去在此第二讀出週期讀出的噪聲訊號，從而降低影像感測器 20 輸出訊號中的噪聲影響。

應當理解，上述實施例僅作為示例引用，本發明不限於上述具體顯示和描述的內容。相反，本發明的範圍包括上述各種特徵的組合和子組合，以及本領域技術人員在閱讀前述說明後能夠想到的、且在現有技術中未公開的變體和修改。

附：專利詳細說明