特色工藝，臺積電怎麼看？

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

如今，隨著先進製程研發成本激增、量子隧穿效應等物理極限逼近，傳統工藝升級的紅利日益收窄。在摩爾定律逐漸放緩的當下，半導體行業正從單一依賴製程微縮的路徑轉向多元化創新。

其中，先進封裝技術的興起為晶片效能的進一步最佳化提供了新的思路。此外，特色工藝的發展更是成為推動半導體產業多元化和差異化競爭的關鍵力量。

不同於追求電晶體密度極致的先進製程（如3nm、2nm），特色工藝以其定製化、多樣化製程最佳化能力，聚焦特定應用場景的深度最佳化，透過整合異構技術、材料創新、器件架構革新等手段，實現效能、功耗與成本的精準平衡，在汽車電子、工業控制、物聯網等對可靠性與功能整合要求嚴苛的領域，展現出不可替代的優勢。

據相關資料統計，當前全球特色工藝市場規模已突破500億美元，年複合增長率達15%，遠超半導體行業平均增速。

在此背景和趨勢下，臺積電、聯電、中芯國際等廠商正加速佈局，其中臺積電以“技術廣度+生態深度”構建起特色工藝的全球標杆：從儲存技術領域的RRAM、MRAM，到滿足汽車電子嚴苛要求的車規級工藝，再到針對特定應用的功率器件和射頻工藝，憑藉其深厚的技術積累和強大的研發實力，臺積電不斷拓展特色工藝的邊界，為全球半導體產業的多元化發展注入了關鍵動能。

臺積電特色工藝全景

臺積電作為全球領先的晶圓代工廠，擁有豐富的特色工藝組合，涵蓋多個技術領域。在臺積電2025技術研討會上，臺積電執行副總經理暨共同營運長米玉傑博士介紹了臺積電的特色工藝技術，為汽車、ULP/IoT（超低功耗和物聯網）、RF（射頻）、eNVM（嵌入式非易失性儲存器）、高電壓顯示、CIS（CMOS影像感測器）和電源IC提供最全面的解決方案，助力連線數字世界與現實世界。

汽車電子與高壓技術：汽車客戶採用臺積電最先進的邏輯技術，從N7A、N5A到N3A，透過汽車級認證，專為ADAS、自動駕駛和智慧座艙設計，支援高可靠性和長生命週期需求；BCD-Power工藝：整合雙極電晶體、CMOS和DMOS器件，提供高壓（如40-90V）解決方案，適用於汽車電源管理、工業控制等場景，提升系統整合度。

低功耗與物聯網：臺積電N4e工藝針對超低功耗物聯網AI裝置最佳化，結合嵌入式非易失性儲存器（eNVM），實現高效能與低成本的平衡；ULP（超低功耗）技術提供超低漏電電晶體和低電壓解決方案，適用於可穿戴裝置和感測器節點。

射頻：邊緣AI的興起對無線通訊和資料傳輸速度提出更高要求，以與雲端AI協作。這一趨勢增加了RF-SoC的複雜性、尺寸和功耗需求。臺積電的先進RF CMOS技術提供有效的功耗和麵積擴充套件，提升產品競爭力和最佳化使用者體驗。此外，該技術增強了模擬單元、LDMOS、低VDD覆蓋和低噪聲器件等特性。透過設計創新和系統整合實現更大的產品差異化。

高電壓顯示：在顯示技術方面，臺積電推出了業內首款FinFET HV（高電壓，High Voltage）平臺。與28HV相比，16HV預計將顯示驅動IC功耗降低約28%，邏輯密度提升約40%。N16 HV還為AI玻璃顯示引擎提供平臺，具備更小的外形和佔地面積、超同步畫素和ULP消耗。

CIS產品：臺積電還在低畫素領域開創了CIS產品，LOFIC（橫向溢流整合電容器）採用畫素內高密度電容器。得益於臺積電的3D高密度MIM電容器，LOFIC畫素設計達到新高度，該技術為智慧手機提供約100 dB高動態範圍影片能力，消除運動模糊，並支援汽車ADAS的高幀率成像。它提供120 dB無LED閃爍的動態範圍，同時不犧牲低光效能和解析度。

臺積電助力eFlash瓶頸破局

此外，尤為值得關注的是eNVM（嵌入式非易失性儲存器）領域，臺積電透過車規級RRAM、低功耗MRAM等技術，突破傳統eFlash的擴充套件極限。米玉傑博士介紹，傳統eFlash（嵌入式快閃記憶體）在28奈米達到擴充套件極限。非易失性儲存器技術正轉向RRAM（電阻式隨機存取儲存器）和MRAM（磁性隨機存取儲存器），從40、28奈米繼續擴充套件到16/12奈米。

其中，RRAM具有最少的工藝複雜性，可滿足所有eFlash應用要求。基於BEOL（後端工藝）層構建，實現完全邏輯相容。臺積電的40、28和22奈米RRAM自2022年起量產，12奈米RRAM已準備好接受消費產品客戶流片。此外，臺積電22奈米RRAM已透過汽車應用認證，預計12奈米RRAM很快也將滿足同樣嚴格的汽車要求。RRAM將在未來幾年進一步擴充套件到6奈米。

繼RRAM之後，MRAM同樣基於BEOL工藝，邏輯相容。MRAM提供卓越的效能和可靠性，適合最嚴格的汽車和工業應用。臺積電的22奈米MRAM已量產，16奈米MRAM已準備好接受客戶。同時，臺積電還在開發12奈米MRAM，以提升邏輯密度和效能，MRAM也將在未來幾年擴充套件到5奈米。

同時，臺積電的RRAM和MRAM還能與其現有汽車電子特色工藝（如N3A、BCD-Power）形成協同，完善汽車晶片的儲存+邏輯整合解決方案。此外，RRAM/MRAM的低功耗特性，能與臺積電ULP（超低功耗）技術平臺互補，滿足物聯網裝置長期待機需求。

能看到，這些技術已從研發轉入商業化階段，屬於能夠或即將實際落地的特色工藝組合。臺積電在eNVM領域的特色技術突破，透過RRAM和MRAM替代傳統eFlash，解決了傳統eFlash在28nm以下節點的擴充套件難題，滿足了汽車、IoT、工業等特定場景的儲存需求，更透過與先進工藝和封裝技術的協同，推動MCU、感測器、連線晶片等在汽車、IoT、工業領域的創新應用，是臺積電特色工藝體系中儲存技術板塊的重要組成部分。

隨著邊緣計算、智慧駕駛等場景對本地儲存需求的爆發，臺積電eNVM技術正成為支撐下一代智慧裝置的關鍵底層技術之一。相比之下，三星的汽車級 eNVM（如28nm MRAM）尚未實現大規模商用，英特爾的嵌入式MRAM良率仍在提升中。

綜合來看，透過將先進製程與特色技術結合，透過3D封裝、存算一體等技術，臺積電在積極推動晶片架構從“功能整合”向“系統重構”演進，並且與英飛凌、聯發科、恩智浦等頭部客戶聯合研發，形成“工藝-IP-產品”閉環，能為客戶提供從晶片設計到系統整合的一站式解決方案。

未來，臺積電還計劃推出3D RRAM MCU與矽光子整合平臺，並實現自旋軌道轉矩（SOT）RRAM量產，將憑藉這些差異化優勢進一步鞏固其在特色工藝領域的全球領導地位。這一技術路徑不僅為客戶提供效能與成本的最優解，更將重塑半導體行業的創新正規化。

基於在非易失性儲存（NVM）領域的廣泛佈局和技術突破，臺積電的 RRAM/MRAM 憑藉高可靠性和邏輯相容性，能夠為MCU、感測器等晶片提供“儲存-邏輯”一體化解決方案。

在這一技術變革中，MCU大廠正與代工廠深度協同，借特色工藝突破效能天花板——英飛凌AURIX™的車規級eMRAM、恩智浦S32G的eRRAM、意法半導體STM32L的低功耗 eFeRAM…等等，這些融合新型儲存技術的MCU產品，正重塑汽車電子、工業控制等領域的技術架構。

MCU市場，eFlash迎來倒計時？

眾所周知，近年來MCU一直在40nm徘徊，直到近期MCU才開始向先進製程突破。其之所以遲遲跟不上先進製程的節奏，原因之一便是eFlash這個“拖油瓶”。

回顧歷史能夠發現，早在上世紀90年代，憑藉可程式設計性、非易失性和片內嵌入性等特性，eFlash在當時數十億美元的MCU行業開啟了“eFlash創新”時代。從1991年開始的0.8微米技術節點，eFlash技術已與標準CMOS邏輯技術相結合，使MCU在2015年就達到了28nm的產品水平。

而此後多年，隨著16nm FinFET、FD-SOI等技術的演進，使得eFlash漸漸跟不上時代發展的節奏。可以說，eFlash作為MCU片上的老兵，雖然行業已經利用浮柵、SONOS或SG-MONOS等技術開發了多代產品，但在面對更為複雜的需求時，包括更高的效能功耗比、更高的儲存密度、數位電路密度等，疲態盡顯。

圖源：電子工程世界

儲存界普遍認為，28nm/22nm矽光刻節點將是eFlash的最後一個經濟高效的技術節點，這並非因為可擴充套件性限制，而是考慮到成本和工藝的結果。

一方面，由於製造28nm及以下的eFlash需要9-12層甚至更多層掩模，在追求極致價效比的MCU中，eFlash的價效比不復存在；另一方面，更高的eFlash工藝節點會帶來可靠性問題。隨著器件規模超過40nm，eFlash系統的可靠性不僅受到eFlash儲存單元的限制，還受到外圍電晶體和金屬互連的限制。這對先進的 eFlash 設計提出了巨大挑戰。

此外，難以與先進的邏輯工藝整合、佔用太多的系統功耗預算、可重寫次數太少從而加速eFlash的老化等等，也成為eFlash在MCU應用中面臨的一大挑戰。

圖源：電子工程世界

尤其是隨著終端市場需求越來越複雜，MCU逐漸向200MHz以上主頻、低功耗和大容量儲存方向發展，加之多核異構需求，其片上的大多器件製程也需要壓到28nm以下，eFlash的製程限制越來越明顯。

對此，行業廠商們紛紛開始探索新的潛在替代技術，目前市場有多種新型儲存器已經開始用在MCU內——eRRAM（嵌入式阻變儲存）、eMRAM（嵌入式磁性儲存器）、ePCM（嵌入式相變儲存器）、eFeRAM（嵌入式鐵電儲存器）等，這些技術能夠顯著提高MCU效能，降低整體功耗，基於這些eNVM方案打造的產品，將能更好的服務於智慧汽車、端側AI、物聯網等領域。

MCU大廠，技術路線分化

英飛凌：看好eRRAM技術

在新型儲存技術探索中，英飛凌與臺積電合作，將eRRAM（嵌入式阻變儲存器）技術應用於其下一代AURIX MCU中。

RRAM作為結構最簡單的儲存技術，是透過改變電介質的電阻來工作。RRAM可兼具DRAM的讀寫速度和SSD非易失性，因此具有高讀寫速度、高耐久性、單個單元能儲存多位資料等特性，引入RRAM將為MCU的提高效能、減少功耗和節約成本以及進一步小型化創造了巨大的潛力。

以成本為例，28nm及以下的快閃記憶體會面臨需要額外增加9-12層掩膜版，導致成本升高，而RRAM由於採用簡單的記憶體單元結構與材料，因此只需多增加一層掩膜版，就能夠整合於現有的製造流程，進而可以實現更低的生產成本。

在28nm節點引入RRAM，有利於MCU產品的尺寸縮減、功耗降低、效能提升等。據悉，2021年底英飛凌宣佈推出TC4XX系列MCU；2022年11月和臺積電完成RRAM的量產研發；2023年將RRAM和邏輯器件結合，之後開始正式量產。

英飛凌宣佈，其下一代 Aurix 微控制器將採用先進的eRRAM技術，而非傳統的嵌入式快閃記憶體（eFlash）。這一創新將搭載在臺積電的28nm工藝節點上，為汽車行業帶來革命性的變

恩智浦：MRAM路線推動者

MRAM（磁阻隨機存取儲存器）的核心原理是利用材料的磁阻效應，即材料的電阻會隨著外部磁場的變化而變化，該儲存技術擁有非易失性、讀寫次數近乎無限、寫入速度極快、功耗低，以及邏輯晶片整合度高等特點。

eMRAM可與16nm FinFET等先進製程工藝無縫整合，這是eFlash所不能企及的特性。因此，NXP的高階車用MCU非常適合採用eMRAM作為儲存方案。對此，NXP與臺積電合作在2023年開發了16nm FinFET工藝的嵌入式MRAM IP，計劃用於S32Z與S32E處理器中，面向汽車應用。

前不久，恩智浦發布首款16nm嵌入式MRAM汽車MCU S32K5，突破效能界限的同時實現安全高效，寫入速度比傳統快閃記憶體快15倍，這使得車載應用中的韌體更新更加高效且可靠。整合機器學習加速器與安全加密技術，為軟體定義汽車提供可擴充套件的智慧平臺，支援即時處理感測器資料並確保全生命週期安全升級，2025年第三季度開放樣品申請。

此外，MRAM提供多達一百萬個更新週期，耐久性超過快閃記憶體和其他新興儲存器技術的十倍，為汽車失效缺陷提供高度可靠的技術。隨著基於軟體的功能在車輛中越來越廣泛，更新頻率將增加，MRAM的速度和穩健性將變得更加重要。與此同時，MRAM的非易失性和抗輻射特性使其在極端環境下表現出色，為特殊領域的MCU提供了更優的選擇。

有業內人士預測，S32K5的量產將引發多米諾骨牌效應——其MRAM技術可能終結eFlash在車規儲存領域的主導地位，而16nm工藝帶來的能效優勢或將迫使競爭對手提前佈局更先進製程。在這場由車規級MCU驅動的技術競賽中，恩智浦正透過S32K5系列重新劃定智慧汽車的算力疆界。

瑞薩：推進STT-MRAM技術

瑞薩也是eMRAM技術的主要推進者。

據悉，瑞薩的MRAM基於自主研發，類別上屬於STT-MRAM（自旋注入式MRAM）。

2022年6月，瑞薩推出STT-MRAM的22納米制造工藝技術；ISSCC 2024上，瑞薩宣佈已開發出用於嵌入式自旋轉移矩磁阻隨機存取儲存器（STT-MRAM）的電路技術，具有快速讀寫操作的測試晶片。

據介紹，採用22nm嵌入式MRAM工藝製造了具有10.8Mbit MRAM儲存單元陣列的原型MCU測試晶片。對原型晶片的評估證實，在125°C的最高結溫下實現了超過200MHz的隨機讀取訪問頻率和10.4 MB/s的寫入吞吐量。

瑞薩在基於16nm與22nm節點邏輯電路的測試表明，MRAM能夠帶來更強的讀寫速度和能效表現，進而增強MCU的整體效能。不同於其他原廠將先進eNVM方案用於車芯，瑞薩整合STT-MRAM技術的MCU將主要應用在物聯網領域，當然未來也存在用於車芯的可能。

作為MRAM的一種變體，STT-MRAM附近電子的自旋會影響MTJ的極性。與其他形式的 MRAM相比，STT-MRAM具有更低的功耗和進一步擴充套件的能力，雖然STT-MRAM具有與 DRAM和 SRAM相當的效能，比如即使切斷電源，資訊也不會丟失，而且和DRAM一樣可隨機存取；STT-MRAM可擦寫次數超過1015次，與DRAM和SRAM相當,大大超出了快閃記憶體的擦寫次數。IMEC在2018年IEEE IEDM 會議上就曾展示了在5nm技術節點引入STT-MRAM作為最後一級 (L3) 快取儲存器的可行性，因此很多人認為STT-MRAM會改變“儲存器（硬碟及NAND快閃記憶體）為非易失性、更高層級的記憶體（DRAM及SRAM）為易失性”的傳統計算機架構，有望成為領先的儲存技術。

ST：主推PCM相變儲存器方案

在新型儲存方面，意法半導體（ST）一直是微控制器嵌入式儲存器相變儲存器 (ePCM) 的主要推進者，尤其是汽車應用。

ePCM的原理是透過改變溫度，讓相變材料在低電阻結晶（導電）狀態與高電阻非結晶（非導電）狀態間轉換，具有高寫入速度、低功耗和高耐久性等優點，它在低電壓下的讀寫速度比eFlash及其他多種eNVM具有顯著優勢，且在28nm節點的製造成本要比eFlash更低。

或許是效能過於優異，PCM率先登上了MCU的舞臺，據此前新聞報道，在28奈米世代以後的生產技術中，MCU廠家率先發布的eNVM技術就是ePCM。

實際上，早在2000年意法半導體就開始研究PCM，並與英特爾合作，2005年意法半導體和英特爾共同開發了90nm的PCM技術，2008年兩家公司合併了各自的分立儲存器業務，成立了 Numonyx NV 合資企業，隨後被美光收購。

2018年，意法半導體宣佈內建ePCM的28nm FD-SOI車用MCU技術架構和效能標準，開始提供主要客戶搭載ePCM的MCU樣片。2022年9月，意法半導體推出Stellar P 系列車規MCU，Stellar P6由意法半導體自營晶圓廠製造，採用高能效28nm FD-SOI技術，內嵌容量高達20 MB的相變儲存器(PCM)。

根據ST的說法，這項技術改變了無線（OTA）更新的過程——即PCM能夠支援不間斷的OTA更新。按照嚴格的汽車高溫工作環境、抗輻射和資料儲存要求開發測試，意法半導體PCM具有快閃記憶體沒有的單位元覆寫功能，使得訪存速度更快。

據瞭解，意法半導體還在主推18nm相變儲存器（PCM）技術，其與三星聯合推出整合嵌入式相變儲存器（ePCM）的18nm FD-SOI工藝，並計劃於2025年下半年將基於該工藝的首款STM32 MCU量產。

Stellar產品家族不僅代表著意法半導體在汽車MCU領域的最新突破，更憑藉其獨特的嵌入式非易失性儲存器技術，成為了市場上最為成熟且緊湊的汽車級儲存單元解決方案。這一技術不僅填補了行業在eFlash之後的空白，更以其前瞻性的設計，贏得了廣泛的關注。

TI：瞄準FRAM

德州儀器（TI）則選擇了FRAM（鐵電隨機存取儲存器）作為其技術路線的重點方向。

FRAM利用鐵電材料的獨特物理特性來實現資料儲存，以其高可靠性、低功耗和快速寫入能力著稱，尤其適用於惡劣環境下的應用。FRAM能夠承受頻繁的讀寫操作而不損失效能，同時還具備出色的抗輻射能力，這種特性使得TI的MCU產品在高溫、高壓或強電磁干擾環境中表現出卓越的耐用性。

綜上所述，40nm尤其是28nm之後的節點，MCU的嵌入式儲存方案也需要更新。各大MCU原廠在這方面技術路線各異，但都爭取達到更高的儲存密度、更快的讀寫速度與更低的功耗，以迎合智慧汽車、端側AI等市場的需求。

能看到，各種新型eNVM方案，往往兼具RAM的速度和Flash的非易失性，從而為MCU的技術創新打下堅實基礎。在這些新的方案達到成熟穩定之後，MCU的產品形態也必將迎來煥新。

與此同時，代工廠商在MCU製造領域的角色也在不斷強化。臺積電憑藉其領先的工藝技術，逐漸成為高階MCU生產的主力供應商，為MCU廠商提供了更具成本效益的解決方案，還透過最佳化工藝引數和材料配方，進一步提升了MCU在高頻執行條件下的效能表現。

這一趨勢從市場角度也能得到反饋，用於MCU的嵌入式NVM也在快速增長。據Yole資料顯示，新興eNVM晶圓產量從2023年的約3 KWPM將增長到2029年的約110 KWPM (CAGR23-29~80%)。就收入而言，預計嵌入式NVM市場到2029年可能達到約26億美元，其中三種主要的eNVM 技術具有類似的增長潛力。

除了新興儲存路線外，很多廠商也在選擇加大eFlash的容量。但相對來說，新興儲存技術潛力更高，具備較大優勢。

後eFlash時代，新型儲存重塑MCU生態

幾種新型儲存技術不能簡單粗暴地分出好壞，因為每種儲存型別的側重點不同：

RRAM：比MRAM和PCM研究稍晚，擦寫速度由觸發電阻轉變的脈衝寬度決定，一般小於100ns；讀寫採用可逆無損害模式，可以大大提高使用壽命；部分RRAM材料具備多種電阻狀態，可進一步提高儲存密度。

MRAM：製造成本高於RRAM，不過具備更高的可靠性和更低的可變性，提升面積效率和穩健設計；寫入時間可低至2.3ns，並且功耗極低；MRAM本身具備非易失性，但鐵磁體磁性斷電不會消失，故MRAM和DRAM一樣可以無限次重寫；具備在邏輯電路上構造大規模記憶體陣列的潛力。

PCM：低延時、讀寫時間均衡、功耗低；讀寫具備非破壞性，耐寫能力強；部分PCM採用非電晶體設計，可實現高密度儲存；此外，PCM與材料帶電粒子狀態無關，故其具有很強的抗空間輻射能力。

總而言之，每種儲存技術都各有優缺點，並沒有完美的存在。

同時，還有觀點表示，未來將呈現多種儲存技術共存，而非單一替代的趨勢。

針對分層儲存架構，MCU內部採用“eMRAM（快取記憶體）+eRRAM（程式儲存）+外接NOR Flash（大容量資料）”組合，平衡儲存速度與容量。在工藝協同創新方面，臺積電計劃在12nm節點實現“MRAM+RRAM”混合儲存單元，MRAM 負責高頻讀寫（如控制引數），RRAM儲存韌體，單晶片儲存密度將提升30%。

與此同時，與先進製程深度整合，突破“儲存牆”也成為業界聚焦的重點，例如16nm FinFET與新型儲存技術協同，支援 MCU 在 16nm 節點實現 “儲存-計算” 同構整合，相比28nm方案效能提升40%，功耗降低 50%；此外還有廠商計劃量產3D eMRAM MCU，透過 TSV將儲存層（22nm MRAM）與計算層（12nm FinFET）堆疊，單晶片整合度提升至100MB儲存+200MHz CPU，適用於機器人控制器。

總體來看，新型儲存正在重塑MCU產業格局，推動MCU進入“後eFlash時代”，走向“多元儲存驅動”的技術紅利期。這一趨勢下，臺積電、英飛凌、意法半導體、恩智浦、瑞薩、TI等技術領先者將持續受益。

END

👇半導體精品公眾號推薦👇

▲點選上方名片即可關注

專注半導體領域更多原創內容

▲點選上方名片即可關注

關注全球半導體產業動向與趨勢

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。