根據臺積電在一季度的財報預測上所說，公司上季的先進封裝比重相較過往有所提升，這消除了外界對CoWoS需求下降的雜音。臺積電CEO魏哲家強調，臺積電將持續增加CoWoS產能，以滿足客戶需求。預計2025年，CoWoS的全年營收貢獻將從2024年的8%成長至10%，獲利也將比之前有所進步。

從資料可以看到，臺積電2024年的營收超過900億美元，那就意味著光是去年，來自CoWoS的營收貢獻就超過70億美元，今年的營收有望更上一層樓。（關於CoWoS，參考文章《殺瘋了的CoWoS》）。面對這樣一個香餑餑，其實過去一段時間也有一些封裝廠大力投入，希望能夠在產能緊張之際，吃掉臺積電一部分訂單。

現在，日月光宣佈，公司十年磨一劍的面板級扇出型封裝（FOPLP:Fan-out panel-level packaging）決定邁向設立量產線的重要里程碑。若試產順利即可投入市場，未來先進封裝技術恐不再以CoWoS一家獨大。

近年來半導體封裝技術的熱門趨勢，已透過將半導體晶片直接嵌入到大面積面板中進行扇出式封裝，達到更高整合度、更好的電效能和更大的封裝尺寸。相較於傳統的封裝方式，FOPLP可以實現更高的I/O密度，有效提升生產效率、降低製造成本。

要了解什麼是FOPLP，則可以追溯到扇出型晶圓級封裝（Fan-Out Wafer Level Packaging，FOWLP），這是英飛凌在2004年提出並在2009年開始量產的技術，但是FOWLP只被應用在手機基帶晶片上，很快就達到了市場飽和。直到2016年，臺積電在FOWLP基礎上開發了整合扇出型（Integrated Fan-Out，InFO）封裝，用於蘋果iPhone7系列手機的A10應用處理器，讓半導體產業加緊開發FOWLP。

面板級扇出型封裝（FOPLP）延伸自FOWLP，同樣有I/O密度高且設計較薄特點，兩者英文縮寫只差在P（Panel）「W」Wafer），面板與晶圓一字之差，影響體現於尺寸與利用率。

面板級扇出型封裝（FOPLP）是將扇出式封裝（Fan Out）與面板級封裝（Panel Level Package）這兩個技術結合起來的一種新興封裝技術。

FOPLP擁有扇出式封裝的優點，讓重佈線層（Redistribution Layer）的走線在向內或向外時，都可以超出晶片的大小限制範圍，使其能夠支援更多的外部I/O，達到高密度的連線與更薄的封裝，最終讓產品能以較為便宜的成本達到更輕薄的外型。

同時，FOPLP也具備面板級封裝的優點，不同於以晶圓作為載板的晶圓級封裝（WLP），FOPLP採用面板作為封裝的載板，而這些載板的材質可以選擇使用金屬、玻璃或其它高分子聚合物材料，在這些材質之中，又以玻璃基板在機械、物理、光學等效能上更具優越性。

此外，面板級封裝可生產出更大的封裝尺寸，且擁有更高的生產靈活性，在面積使用率上以高於95％的成績力壓傳統晶圓級封裝的85％，具備可大批生產、成本低與生產週期短等優勢。這種成本效率水平非常顯著。與圓形晶圓相比，面板型的封裝相對成本節省可超過 20%。

隨著人工智慧的到來，要求打造封裝越來越大的晶片，這就讓FOPLP成為了大家的關注點。

據知名分析機構Yole Intelligence 在《扇出型封裝 2023》報告中估計，FOPLP 市場在 2022 年約為 4100 萬美元，預計未來五年將呈現 32.5% 的顯著複合年增長率，到 2028 年增長到 2.21 億美元。他們進一步指出，事實上，FOPLP 的採用將比整體扇出型市場增長更快，其相對於 FOWLP 的市場份額將從 2022 年的 2% 上升至 2028 年的 8%。這意味著，隨著更多面板生產線的推出以及更高的良率帶來更好的成本效益，FOPLP 有望在未來幾年實現增長。”

正因為FOPLP擁有如此出色的表現，吸引了各大巨頭投身其中，文中開頭談到的日月光，就是其中一個重要參與者。

日月光集團營運長吳田玉表示，因AI晶片昂貴，封裝置放的顆粒愈多，相對風險也增高，若非客戶強力支援，日月光不可能跨出設立量產線的大步。他表示，日月光10年前就投入大尺寸面板級扇出型封裝（FOPLP）研發，採用300×300方型規格，在試作達到不錯效果後，推進至600×600的方形規格，並且已在去年開出採購單，相關機臺預定今年第2季及第3季裝機，預計今年底試產，若試產順利，預定明年將可送樣給客戶驗證後，即可量產出貨。

吳田玉認為若600×600良率如預期順利，相信會有更多的客戶和產品匯入，屆時600×600可望成為FOPLP主流規格。

臺積電也是FOPLP的積極推動者。臺積電執行長魏哲家去年七月親自確認，臺積電正緊鑼密鼓地推進扇出式面板級封裝（FOPLP）工藝，且已經成立了專門的研發團隊和生產線，只是目前仍處於起步階段，相關成果可能會在 3 年內問世。

去年年底，相關訊息透露，臺積電在 FOPLP方面初期將選擇尺寸較小的 300×300 mm 面板，預計最快 2026 年完成 miniline 小規模產線建設。

報道指，臺積電原本傾向 515×510 mm 矩形基板，與傳統的 12 英寸圓形晶圓相比，這種基板的可用面積可增加三倍。此後又對 600×600 mm、300×300 mm 規格進行了嘗試，最終敲定初期先用 300×300 mm練兵，日後再擴充套件到更大尺寸上。這一決定是因為持有成本和可支援的最大光罩尺寸兩方面考慮。

同時 FOPLP 技術仍在開發期，配套裝置技術尚待完善，在大基板邊緣翹曲和運輸、封裝製程轉換時損耗率較高兩點上仍有改進空間。臺積電採用“先易後難”的策略，待未來光罩尺寸技術逐步到位後再提升基板尺寸。

作為先進封裝領域的重要參與者，三星也對這個工藝趨之若慕。相關報道表示，2019年，三星以 7850 億韓元（約合 5.81 億美元）從三星電機手中收購了 PLP 業務，這一戰略舉措為其當前的發展鋪平了道路。

在去年3 月的股東大會上，時任三星電子半導體部門負責人的 Kyung Kye-hyun 強調了 PLP 技術對行業的重要性。Kyung 表示，AI 半導體晶片通常尺寸為 600 毫米 x 600 毫米或 800 毫米 x 800 毫米，需要 PLP 之類的技術，而三星正在積極開發這項技術並與客戶合作。

此外，以面板起家的群創也轉進FOPLP封裝戰場。利用面板3.5代產線，群創能直接使用部分裝置，折舊攤提便可降低裝置成本；且封裝基板尺寸可容納6.9片12吋晶圓也等於7倍，一次同時處理更多量，代表封裝成本降低。再者，相較傳統封裝，FOPLP的電阻值較低，因此效率較佳，可靠度也表現更好，無論是電池、高功率快充等都能派上用場。

按照調研機構集邦調查所說，會採用FOPLP先進封裝的產品，主要可分為電源管理IC（ PMIC）及射頻IC（RF IC ）、 和CPU 及GPU、AI GPU 等三類。

其中， PMIC及RF IC採用chip-first技術，原本主要由後段封測業深耕，後續隨著製程授權商興起，IDM及面板業者加入，擴大量產規模；至於CPU、GPU及AI GPU，採用chip-last技術，由已累積生產經驗及產能的封裝業者開發，預估產品量產時間最早落在2026年；AI GPU則採用chip-last技術，由晶圓代工業者主導，在晶粒尺寸擴大及封裝顆數增加的趨勢下，尋求將原本的CoWoS封裝由晶圓級擴大至面板級，產品量產時間最早為2027年。

Digitimes則在報道引述業者訊息透露，面板級扇出型封裝（FOPLP）有望分擔CoWoS的產能。

業者指出，垂直堆疊的CoWoS封裝，目前主要運用在先進製程的AI運算晶片、AI伺服器處理器的晶片封裝，而FOPLP就各業者現階段的描述，主要用於成熟製程為主的車用、物聯網的電源管理IC等，兩種封裝技術的應用有所不同。

主導FOPLP發展的OSAT大廠指出，FOPLP之所以還未能放量，除了良率未達理想值以外，標準也尚未定出來，無論是510x515mm、600x600mm為常見規格，目前都還未定，這也是業者尚未大量投注心力在FOPLP的原因。

報道顯示，其實早在2015年，業者就推出了FOPLP，但是由於向 FOPLP 的過渡需要對專門為面板級製造而定製的新材料、工藝和裝置進行大量投資。這些更大的面板需要精確的翹曲控制和材料一致性，以確保高密度設計中的可靠互連。以上種種問題讓其未能得到更廣泛的採用。

因應AI晶片的需求，過去一年裡，臺積電大幅增加了CoWoS的產能。之前有訊息傳出，英偉達砍了臺積電CoWoS的訂單，但隨後臺積電否認了。不過，之前有訊息透露，由於臺積電的封裝供應限制，英偉達計劃在伺服器AI晶片中採用FO-PLP技術，

從日月光等業者的積極資訊看來，CoWoS，壓力大增！