相信大家在做PCB設計時，都會發現佈線這個環節必不可少，而且佈線的合理性，也決定了PCB的美觀度和其生產成本的高低，同時還能體現出電路效能和散熱效能的好壞，以及是否可以讓器件的效能達到最優等。
本篇內容，將針對PCB的佈線方式，做個全面的總結。
2、佈線角度優選135°角出線方式，任意角度出線會導致製版出現工藝問題。
3、佈線避免直角或者銳角佈線，導致轉角位置線寬變化，阻抗變化，造成訊號反射，如下圖所示。
4、佈線應從焊盤的長方向出線，避免從寬方向或者焊盤四角出線，佈線的拐角離焊盤位置6mil以上為宜，如下圖所示。
5、如下圖所示，相鄰焊盤是同網路的，不能直接相連，需要先連接出焊盤之後再進行連線，直接連線容易在手工焊接時連錫。
6、對於小CHIP器件，要注意佈線的對稱性，保持2端佈線線寬一致，如一個管腳鋪銅，另一管腳也儘量鋪銅處理，減少元件貼片後器件漂移旋轉，如下圖所示。
7、對於有包地要求的訊號，須保證包地的完整性，儘量保證在包地線上進行打GND孔處理，兩個GND孔間距不能過遠，儘量保持在50-150mil左右，如下圖所示。
8、走線應有完整且連續的參考層平面，避免高速訊號跨區，建議高速訊號距離參考平面的邊沿至少有 40mil，如下圖所示。
9、由於表貼器件焊盤會導致阻抗降低，為減小阻抗突變的影響，建議在表貼焊盤的正下方按焊盤大小挖去一層參考層。常用的表貼器件有：電容、ESD、共模抑制電感、聯結器等等，如下圖所示。
10、如下圖所示，訊號線與其迴路構成的環路面積要儘可能小，環路面積小，對外輻射小，接收外界的干擾也小。
11、如下圖（上）所示，佈線不允許出現STUB，佈線儘量減小殘樁長度，建議殘樁長度為零。並且避免過孔殘樁效應，尤其是殘樁長度超過 12mil 時，建議透過模擬來評估過孔殘樁對訊號完整性的影響，如下圖（下）所示。
12、儘量避免走線在不同層形成自環。在多層板設計中容易出現此類問題，自環將引起輻射干擾。如下圖所示。
13、建議不要在高速訊號上放置測試點。
14、對於會產生干擾或者敏感的訊號（如射頻訊號），須規劃遮蔽罩，遮蔽罩寬度常規為40mil（一般保持30mil以上，可與客戶生產廠家確認），遮蔽罩上儘量多打GND過孔，增加其焊接效果。
15、同一網路的佈線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射。在某些條件下，如接外掛引出線，BGA封裝的引出線類似的結構時，因間距過小可能無法避免線寬的變化，應該儘量減少中間不一致部分的有效長度，如下圖所示。
16、IC管腳出線的線寬要小於或者等於焊盤寬度，出線寬度不能比焊盤寬度大，部分訊號因載流等要求，線寬較寬的，佈線可先保持與管腳寬度一致，佈線引出焊盤後6-10mil左右再把線寬加粗處理，如下圖所示。
17、佈線必須連線到焊盤、過孔中心。
18、有高壓訊號，須保證其爬電間距，具體引數如下圖所示。
19、設計中包含多片DDR或者其他儲存器晶片的，須向客戶確認佈線拓撲結構，確認是否有參考文件。
20、金手指區域需要開整窗處理，多層板設計時，金手指下方所有層的銅應作挖空處理，挖空銅皮的距離板框一般3mm以上。
21、佈線應提前規劃好瓶頸位置的通道情況，合理規劃好通道最窄處的佈線能力。
22、耦合電容儘量靠近聯結器放置。
23、串接電阻應靠近傳送端器件放置，端接電阻靠近末端放置，如eMMC時鐘訊號上的串接電阻，推薦放在靠近 CPU 側（400mil以內）。
24、建議在IC（如eMMC 顆粒、FLASH顆粒等）的地焊盤各打1個地通孔，有效縮短迴流路徑， 如下圖所示。
25、建議ESD器件的每個地焊盤都打一個地通孔，且通孔要儘量靠近焊盤，如下圖所示。
26、避免在時鐘器件（如晶體、晶振、時鐘發生器、時鐘分發器）、開關電源、磁類器件、外掛過孔等周邊佈線。
27、走線換層，且換層前後參考層為地平面時，需要在訊號過孔旁邊放一個伴隨過孔，以保證迴流路徑的連續性。
對於差分訊號，訊號過孔、迴流過孔均應對稱放置，如下圖（上）所示；對於單端訊號，建議在訊號過孔旁邊放置一個迴流過孔以降低過孔之間的串擾，如下圖（下）所示。
28、聯結器的地銅皮距離訊號 PAD至少要大等於3倍線寬，如下圖所示。
29、在BGA區域平面斷開處用走線連線，或者進行削盤處理，以免破壞平面完整性，如下圖所示。
30、PCB佈線需要包地處理時，推薦包地方式如下，如下圖所示，L為包地線地過孔間隔；D為包地線距離訊號線之間的間距，建議≥4*W。
31、有些重要的高速單端訊號，比如時鐘訊號、復位訊號等（如emmc_clk、emmc_datastrobe、RGMII_CLK 等等）建議包地。包地線每隔500mil至少要打一個地孔，如下圖所示。
