7nm的FD-SOI晶片，要黃了？

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

來源：內容編譯自eenws，謝謝。

歐洲領先的技術試驗線之一正在公開徵集基於全耗盡絕緣體上矽 (FD-SOI) 技術的下一代 10nm 和 7nm 設計專案。

FD-SOI 是歐洲擁有世界領先技術的領域，具有用於數字、模擬和射頻設計的超低功耗能力。未來兩年內從目前的 22nm 工藝技術轉向大批次 300mm 晶圓上的 10nm 工藝技術，然後再轉向 7nm 工藝技術，可以顯著提升歐洲半導體公司的競爭力。

今天下午，FAMES FD-SOI 試驗線公開招募使用這些技術的企業，現場參加人數為 50 人，遠端參加人數為 100 人，初創公司和跨國公司與試驗線合作伙伴一起參加。

Nick Flaherty 與位於法國格勒諾布林的 CEA-Leti 的 FAMES 專案協調員討論了生產線上的 90 臺裝置以及低功耗微控制器 (MCU)、多處理器單元 (MPU)、尖端 AI 和機器學習裝置所需的嵌入式儲存器技術，以及智慧資料融合處理器、射頻裝置、5G/6G 晶片、汽車市場晶片、智慧感測器和成像儀、可信晶片和新型空間元件。

“非常有說服力的一點是，參與者來自 18 個國家，大多數來自歐洲，也有一些國際參與者和行業利益相關者，我們正在尋求產業和學術之間的真正平衡，因此我們非常放心，”CEA-Leti 的 FAMES 試點線路開放獲取主席 Susana Bonnetier 說。

採用 10nm FD-SOI 工藝的測試晶片預計將於 2027 年問世。

FAMES 試驗線專案協調員 Dominique Noguet 說：“我們提供不同元素的組合，不僅僅是技術，還有免費的探索 PDK 以及用於模擬和培訓的 PDK，這對學術界來說可能更有趣。”

“我們正處於研發階段，可以為人們提供提高效能的方法建議，幫助他們識別有趣的用例，這些都是免費的選擇。我們也對初創公司感興趣，他們有興趣為未來的流程提前規劃。”

該試驗生產線將擁有 110 臺裝置，分佈在以 Leti 為主導的四個基地，以及愛爾蘭的 Tyndall、Silicon Austria Labs 和芬蘭的 VTT，包括光刻、擴散和蝕刻以及封裝等裝置。

Leti 的生產線將總共擁有 90 臺 300 毫米晶圓生產線裝置，其中 30 臺已經到位。該生產線的核心是一臺 193 米浸沒式光刻工具，用於處理這些先進節點，該工具自 2023 年 12 月開始執行，並將使用自對準雙重圖案 (SAPD) 達到 10nm。

“這是業內人士使用的，因為他們想突破浸沒式和 EUV 之間的界限，”Noguet 說。“它實際上不是裝置，而是工藝方面的一個技巧，可以突破 DUV 的極限。”

“我們的試驗生產線上有大約 30 臺系統，這些系統是前端最需要的。下一批裝置更適合中段和後端 (BEOL) 蝕刻和沉積。它不會是完整的 BEOL 堆疊，而是對裝置進行電氣測試的最低限度，如果我們需要轉移到可以由第三方接管的行業，”他說。

10nm 技術已經非常先進，FAMES 將為 FD-SOI 高階節點效能評估提供探索性的 PDK，以及為多專案晶圓 (MPW) 測試設計提供 PDK。

還將開發具體的工藝步驟、模組、整合流程和演示結果，以及有關 FAMES 技術的教育和培訓。

Noguet 表示：“自 2022 年以來，我們一直在開發 10nm 模組，工藝和 PDK 之間存在反覆。”“我們將逐步增加新增到 PDK 的功能，因為這就是我們對矽工藝所做的工作。”

重點關注領域之一是嵌入式非揮發性儲存器。快閃記憶體無法縮小到 22nm，更不用說 10nm 和 7nm，因此新的儲存器技術已經開發出來。

最先使用的 OXRAM 是最成熟的，Leti 已經擁有該技術的樣品。

“現在我們專注於 FRAM 和鐵電 FET，將所有功能整合到一個電晶體中，未來電晶體的柵極上將採用鐵電材料，這可以在後端生產線中完成。”他表示，這將是 PDK 的一個附加元件。

雖然商業公司已經在微控制器中使用 MRAM，但 FAMES 試驗線旨在將其用於安全應用和超低功耗 AI 的記憶體計算。

“我們擁有更先進的 MRAM 儲存器，”他說。“我們正在與其他合作伙伴合作，該技術在聯盟內共享，我們需要將各個部分整合在一起才能實現這一目標，”Noguet 說道。

這裡的兩個主要目標應用是網路安全，使用自旋 MRAM sMTJ 裝置設計真隨機數生成器 (TRNG) 和機率 AI。

然而，第一個可用的領域將是工藝的數字模擬，其次是射頻和模擬。之後的釋出將針對 7nm 節點。“因此，我們會在成熟後推出它，”Bonnetier 說。一些模組是獨立的，具有 3D 結構，中間層和最後一層帶有矽通孔和用於晶片的銅墊。她說，第四個提議是為設計師提供 FDSOI 培訓。

“我認為測試晶片將在 2027 年問世，”Noguet 說道。“我們為特定裝置配備了特定的掩膜組，包括數字和 RF 的 10FD，因此我們將獲得 RF 效能的提示，掩膜組上的庫對於數字來說更豐富。對於 7nm，我們能否進一步推動該技術仍是一個懸而未決的問題。

“這些新技術必須被歐盟晶片利益相關者採用。因此，FAMES 的戰略結構就是利用這些技術，以支援歐盟半導體價值鏈的所有環節，”CEA-Leti 執行長 Sébastien Dauvé 表示。

“我們認為這項計劃不僅僅是一條試驗線，更是對可持續、有彈性和創新的歐洲的願景。它將彙集行業、中小企業、初創企業和研究機構，並建立一個開放式生態系統，將創意轉化為有影響力的解決方案，促進各個層面的合作和創新，”Chips 聯合企業執行董事 Jari Kinaret 表示。該聯合企業還支援歐洲其他六條試驗線，包括比利時 imec 的 1 奈米以下試驗線。

網路巨頭諾基亞是FAMES外部工業諮詢委員會的成員和重要的工業合作伙伴。

諾基亞行動網路 SoC 開發主管 Derek Urbaniak 補充道：“試驗線的進展對於諾基亞的片上系統 (SoC) PiCo 研究專案至關重要。諾基亞的 PiCo 研究小組期待收到 FAMES 聯盟的結果和報告，並可能利用他們的試驗線和服務進行我們自己的驗證工作和產品開發。”

汽車製造商 Stellantis 的先進電子和半導體交叉專案負責人 Antonio Fuganti 也是 FAMES 外部工業諮詢委員會的成員，他表示：“這一舉措將對歐洲晶片和應用的發展產生重大影響。透過將行業、中小企業和研究機構聚集在一起，它提供了一個加速從研究到工業應用的轉變的機會，從而提高了競爭力。”

參考連結

https://www.eenewseurope.com/en/fames-makes-its-open-call-for-10nm-7nm-fd-soi/

END

👇半導體精品公眾號推薦👇

▲點選上方名片即可關注

專注半導體領域更多原創內容

▲點選上方名片即可關注

關注全球半導體產業動向與趨勢

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。