👆如果您希望可以時常見面，歡迎標星🌟收藏哦~
來源：內容編譯自IEEE，謝謝。
上週，在IEEE 國際固態電路會議 (ISSCC) 上，先進晶片製造領域的兩大競爭對手英特爾和臺積電詳細介紹了使用其最新技術英特爾 18z和臺積電 N2構建的關鍵儲存器電路SRAM的功能。多年來，晶片製造商不斷縮小電路尺寸的能力已經放緩——但縮小由大量儲存單元和支援電路組成的SRAM尤其困難。
這兩家公司最密集的 SRAM 塊提供 38.1 兆位元/平方毫米，使用的儲存單元為 0.021 平方微米。英特爾的密度提高了 23% ，臺積電提高了 12% 。有點令人驚訝的是，同一天上午，Synopsys公佈了一種 SRAM 設計，它使用上一代電晶體實現了相同的密度，但執行速度不到上一代的一半。
英特爾和臺積電的技術是兩家公司首次使用一種名為奈米片的新型電晶體架構。（三星在前一代技術上過渡到了奈米片。）在前幾代技術中，電流透過鰭狀通道區域流過電晶體。這種設計意味著，要增加電晶體可驅動的電流（從而使電路執行得更快或涉及更長的互連），需要在裝置中新增更多的鰭片。奈米片裝置取消了鰭片，用一堆矽帶取而代之。重要的是，這些奈米片的寬度可以根據裝置進行調整，因此可以更靈活地增加電流。
記憶體諮詢公司 Objective Analysis 的首席分析師Jim Handy表示：“奈米片似乎可以讓 SRAM 比其他代產品具有更好的擴充套件性。”
SRAM 單元在六電晶體電路中儲存一個位。但這些電晶體並不完全相同，因為它們對電晶體有不同的要求。在基於 FinFET 的單元中，這可能意味著構建兩對各有兩個鰭片的器件，其餘兩個電晶體各有一個鰭片。
臺積電高階總監兼 IEEE 院士張宗勇(Tsung-Yung Jonathan Chang)表示，奈米片器件“在 SRAM 單元尺寸方面提供了更大的靈活性”。電晶體之間的意外差異較少他表示，奈米片的品質可以提高 SRAM 的低壓效能。
兩家公司的工程師都充分利用了納米片電晶體的靈活性。對於之前稱為下拉和傳輸門電晶體的雙鰭片器件，奈米片器件在物理上可能比它們所取代的兩個獨立鰭片更窄。但由於奈米片堆疊的總矽面積更大，因此可以驅動更多電流。對於英特爾來說，這意味著單元面積最多可減少 23%。
英特爾詳細介紹了兩種版本的記憶體電路，一種是高密度版本，另一種是高電流版本，後者充分利用了納米片的靈活性。在FinFET設計中，傳輸門和下拉電晶體具有相同數量的鰭片，但奈米片允許英特爾將下拉電晶體做得比傳輸門器件更寬，從而降低最低工作電壓。
除了奈米片電晶體之外，英特爾 18a 還是首個包含背面供電網路的技術。在 18a 之前，供電互連（通常較厚）和訊號傳輸互連（更細）都是在矽片上方構建的。背面供電將電源互連移至矽片下方，這樣它們可以更大、電阻更小，透過穿過矽片的垂直連線為電路供電。該方案還為訊號互連釋放了空間。
然而，英特爾技術主管兼經理王曉飛在ISSCC上告訴工程師們，背面電源無助於縮小 SRAM 位單元本身。事實上，在單元內使用背面電源會使其面積擴大 10%，他說。因此，英特爾團隊將其限制在外圍電路和位單元陣列的周邊。在前者中，它有助於縮小電路，因為工程師能夠在 SRAM 單元下方構建一個關鍵電容器。
臺積電尚未轉向背面供電。但它能夠僅從奈米片電晶體中提取有用的電路級改進。由於電晶體的靈活性，臺積電工程師能夠延長位線的長度，位線是單元寫入和讀取的連線。更長的位線連線更多的 SRAM 單元，意味著記憶體需要更少的外圍電路，從而縮小整體面積。
“通常情況下，位線會停留在 256 位一段時間，”Chang 說道。“對於 N2……我們可以將其擴充套件到 512。這樣可以將密度提高近 10%。”
Synopsys 銷售電子設計自動化工具和電路設計，工程師購買這些工具和電路設計後將其整合到自己的系統中。該公司的密度與臺積電和英特爾大致相同，但採用的是當今最先進的 FinFET 技術 3 奈米。該公司的密度增益主要來自控制 SRAM 陣列本身的外圍電路，具體來說是所謂的介面雙軌架構與擴充套件範圍電平轉換器相結合。
為了節省電力，特別是在移動處理器中，設計人員已經開始以不同的電壓驅動 SRAM 陣列和外圍電路，Synopsys 產品管理高階總監Rahul Thukral。它被稱為雙軌，意味著外圍裝置可以在需要時以低電壓執行，而 SRAM 位單元則以更高的電壓執行，從而降低了它們丟失位的可能性。
但這意味著 SRAM 單元中代表 1 和 0 的電壓與外圍電壓不匹配。因此，設計人員採用了稱為電平移位器的電路來進行補償。
Synopsys 的新型 SRAM 透過將電平移位器電路放置在外圍介面處（而不是單元陣列深處）並縮小電路尺寸，提高了記憶體密度。該公司所稱的“擴充套件範圍電平移位器”將更多功能整合到電路中，同時使用鰭片更少的FinFET，從而實現整體更緊湊的 SRAM。
但圖克拉爾表示，密度並不是它的唯一優勢。“它允許兩個軌道相距很遠，”他指的是位單元電壓和外圍電壓。位單元的電壓可以在 540 毫伏到 1.4 伏之間，而外圍電壓可以低至 380 毫伏。他說，這種電壓差使 SRAM 能夠表現良好，同時最大限度地降低功耗。“當你把它降到非常非常低的電壓時……它會大大降低功耗，這正是當今人工智慧世界所喜歡的，”他說。
當被問及類似的電路設計是否可以在未來的奈米片技術中縮小 SRAM 時，Thukral 說：“答案是 100％可以。”
儘管 Synopsys 在密度上與 TSMC 和 Intel 不相上下，但其產品執行速度卻要慢得多。Synopsys SRAM 的最大速度為 2.3 GHz，而 TSMC SRAM 的最快版本為 4.2 GHz，Intel 的版本為 5.6 GHz。
More Than Moore 首席分析師Ian Cutress表示：“Synopsys 能夠在 3 nm 上達到同樣的密度，這令人印象深刻，而且從長遠來看，這一頻率對於該節點的大眾市場矽片來說至關重要。” “它還展示了工藝節點很少是靜態的，而且 SRAM 等新型密集設計仍在不斷湧現。”
參考連結
https://spectrum.ieee.org/sram-intel-tsmc
END
👇半導體精品公眾號推薦👇
▲點選上方名片即可關注
專注半導體領域更多原創內容
▲點選上方名片即可關注
關注全球半導體產業動向與趨勢
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
今天是《半導體行業觀察》為您分享的第4048期內容，歡迎關注。
推薦閱讀
『半導體第一垂直媒體』
即時 專業 原創 深度
公眾號ID：icbank
喜歡我們的內容就點“在看”分享給小夥伴哦
