三巨頭競逐3D晶片

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

來源：本文編譯自semiengineering，謝謝。

英特爾代工廠、臺積電和三星代工廠正在爭相提供完整 3D-IC 的所有基礎元件，這些元件將在未來幾年內以最小的功耗實現效能的大幅提升。

人們將大量注意力集中在工藝節點的進步上，但成功的3D-IC實現遠比僅僅擴充套件數字邏輯複雜得多，也更全面。它需要新材料，以及處理更薄基板並將其組裝的不同方法。它涉及不同的背面供電方案、各種型別的橋接器、多晶片通訊的介面標準以及新的互連技術和方法。此外，它還需要對 EDA 工具和方法、數字孿生、多物理場模擬進行重大變革，以及重組工程團隊和流程，並在從設計到製造的整個流程的多個階段融入人工智慧。

3D-IC 已出現在代工廠的內部路線圖上十多年，但直到兩年前 ChatGPT 的推出以及隨後 AI 資料中心的建設，完整的晶片堆疊才真正獲得發展勢頭。從那時起，人們的重點就一直放在功耗和效能的大幅提升上，而實現這一目標的最佳方法是分解 SoC，並行處理大量計算元件，並減少訊號在不同處理元件和儲存器之間來回傳輸時遇到的距離、電阻和電容。

垂直優勢

這些目標顯而易見，但實現這些目標所需的一些技術仍在開發中。正因如此，所有晶圓代工廠都宣佈計劃在未來幾年內分別投入約 1000 億美元，實現 3D-IC 的量產。許多問題亟待解決，其中大多數問題需要提前解決，並在矽片上進行驗證，才能最終實現。從技術或經濟角度來看，僅僅依靠平面微縮的功耗、效能和麵積/成本優勢已遠遠不夠。

臺積電業務發展和全球銷售高階副總裁張凱文表示：“電晶體技術和先進的封裝整合必須齊頭並進，才能為我們的客戶提供完整的產品級解決方案。3D 結構技術組合對我們來說非常重要。”

眾所周知，平面片上系統 (SoC) 中的訊號傳輸速度比某些系統級封裝 (SoC) 中不同晶片之間的訊號傳輸速度更快。然而，儘管數字電晶體仍在不斷擴充套件，但 SRAM 和線路卻無法擴充套件。在最先進的節點上，將所有元件封裝到單個光罩大小的晶片上通常會導致良率低下，並顯著降低首次矽片成功率。

為了應對這一挑戰，系統公司和領先的處理器供應商已開始分解SoC，並將其轉化為採用先進封裝的晶片集。小型、功能集中的晶片集比大型SoC的良率更高，而且每個晶片集的設計成本更低。而且，理論上，為了提升效能，可以無限地將晶片集組裝到定製封裝中。

然而，當資料需要在記憶體和處理元件之間來回移動時，這些多晶片元件的效能會急劇下降。這就是眾所周知的記憶體牆，它與距離和訊號在電線上傳輸的速度有關。高頻寬記憶體(HBM) 對 L3 快取來說已經足夠好了。它比標準 DRAM 快得多，因為它的通道更寬（HBM4 有 2,048 個通道），有助於降低電阻和電容。但 SRAM 仍然更快，使其成為 L1 和 L2 快取的首選記憶體。SRAM 通常配置六個電晶體，與使用一個電晶體和一個電容器的 DRAM 相比，這大大提高了訪問速度。需要使用電容器來解決電荷洩漏問題，這種洩漏有時會在 DRAM 發熱時自發發生。

混合方法有所幫助，堆疊更多層HBM也同樣有效。三星、SK 海力士和美光是僅有的幾家生產 HBM 的公司。三星以此為跳板，開始針對特定工作負載定製 HBM。但最佳解決方案是 HBM 和 SRAM 的結合，而代工廠最新的路線圖展示了不同儲存器的複雜組合，其互連間距非常緊密，以促進資料移動。

英特爾最新的架構顯示，14A 邏輯層直接堆疊在 SRAM 層上方。

圖 1：英特爾的 3D-IC 概念，其中 14A 晶片組封裝在 SRAM 之上，並透過 EMIB 橋接技術將其連線到 I/O，並被 HBM 包圍，用於 L3 快取

“大家都在談論記憶體牆，”英特爾代工高階副總裁兼總經理 Kevin O'Buckley 表示。“隨著我們不斷擴充套件越來越多的核心，並推動計算效能不斷提升，保證‘巨獸’的正常執行是當務之急。3D 技術就是一個例子，它讓我們能夠將晶片的大部分割槽域用於 SRAM，而無需犧牲所有區域來滿足仍然需要的計算需求。”

然而，這種方法需要一種完全不同的晶片組裝方式。邏輯疊加技術也是如此，這種技術多年來一直在醞釀，但由於散熱問題而基本被擱置。其目標是透過增加另一層處理元件和儲存器，使電晶體密度翻倍，並使它們像一個單一系統一樣執行。

臺積電的張忠謀表示：“我們從面對面整合開始，將兩個晶片連線在一起。我們也在開發面對面整合技術，使客戶能夠最大限度地提高兩個晶片之間的互連密度。如果我們將晶片堆疊在一起，你會發現超鍵合間距會繼續從 9 微米縮小到 6 微米，然後一路縮小到 5 微米及以下。這種整合將採用面對面和麵對面兩種方式，以滿足不同的應用需求。”

圖2：臺積電3D IC路線圖展示了不同的整合策略

在去年春季的一次演示中，三星代工業務開發副總裁 Taejoong Song 展示了一份路線圖，該路線圖以邏輯疊層技術 (LCOE) 為特色，將 2 奈米 (SF2) 晶片與 4 奈米 (SF4X) 晶片組合在一起，兩者均安裝在另一個基板上。這本質上是一個 2.5D 封裝（有時也稱為 3.5D）上的 3D-IC。Song 表示，該代工廠將從 2027 年開始在 SF2P 上堆疊 SF1.4。

圖 3：三星 3D IC 路線圖

垂直限制

無論佈局如何，散熱仍然是最大的挑戰，也是3D積體電路進展緩慢的最常見原因。自那時起，情況發生了很大變化，處於領先地位的晶片製造商對效能和功率的需求需要齊心協力來解決這個問題。

雖然這項技術的具體交付日期尚不明確，但三家代工廠目前都在其路線圖上顯著展示了3D-IC。該解決方案至少有一部分可能是將最新節點開發的邏輯與N -1或N -2相結合。但其目標是更緊密的整合，使其能夠像一個系統一樣執行，並透過高速介面連線到已從平面SoC中剝離的其他關鍵元件。

過去幾年中，出現了多種消除滯留熱量的解決方案，但並非所有方案都已準備好進行量產。其中包括：

導熱通孔。矽通孔可用於將熱量直接從處理元件傳導至封裝外部的散熱器。這裡的挑戰在於確定這些“微型煙囪”的數量和位置，因為不同的工作負載會產生不同的熱梯度。

蒸汽帽。這種方法的工作原理類似於蒸發式（又稱沼澤式）冷卻器。當氣體流過溼墊時，它會吸收液體，然後蒸發，將部分熱量轉移到外部散熱器。這種方法的初步實驗失敗了，因為目標裝置是手機，而手機會不斷移動和震動。但在資料中心，伺服器機架在使用時是固定的，這使得這種方法更可行，而且相對便宜。

微流體技術。這一理念可以追溯到20世紀80年代，當時大型機需要水冷。（現在某些系統再次可選配水冷，但並非必須使用水冷）。這使得升級變得困難，而且像所有管道一樣，有時會發生洩漏。當風冷小型計算機和裝滿PC伺服器刀片的機架安裝完成後，許多客戶認為這是一個巨大的優勢。但隨著電晶體密度的提高和工作負載的增加，液體在微小通道中的流動再次成為人們積極研究的物件。

熱介面材料。這些材料以墊片、膏體和固體材料（以及最近的碳奈米管）的形式出現，導熱效果良好，但價格昂貴，且相對缺乏長期測試。業界仍在努力確定最佳材料，以及以何種組合方式使用，從而實現規模經濟。

浸沒。雖然聽起來違反直覺，但電子裝置可以浸入惰性液體而不會引起短路。這裡的挑戰在於可重複使用性、可持續性和成本。

資料驅動的設計

多晶片元件中電晶體數量的增加也會加劇佈線擁堵。先進的佈局佈線工具雖然能夠實現大部分自動化，但卻無法解決所有電晶體的供電問題，而這對於維持效能至關重要。正因如此，三大代工廠都已經開發或正在開發背面供電 (BPD) 技術：

英特爾的 PowerVia BPD 將在今年 18A 節點中搭配 RibbonFET 奈米片電晶體；

臺積電將於 2026 年下半年推出搭載 A16 節點的 Super Power Rail BPD，

三星將於 2027 年開始在 2nm 節點提供 SF2Z BPD。

將電源傳輸網路移至晶片外部，縮短了電源傳輸距離，並使訊號在晶片內部各個金屬層間的傳輸更加簡單。因此，現在佈線不再需要複雜的佈線，而是變得更加簡單，尤其是在那些佈滿矽通孔並透過混合鍵合連線的晶片之間。

Cadence高階產品總監 Mick Posner 表示：“你有能力在晶片之間安裝成千上萬個 TSV。這很棒，但它們每位元都需要 0.003 皮焦耳，這個數字非常小。但是，當你把它們全部塞進 1 平方毫米的空間時，積少成多。你需要進行熱點分析，管理功耗以及計算密集型晶片的其他任務將是一個挑戰。功率密度已經很高了，我們已經看到熱膨脹會導致晶片堆疊破裂。挑戰很多。但也要考慮效能提升的能力。既然寬度有限，現在必須往上走。那麼，為什麼不建一座摩天大樓呢？”

這是基本思路。然而，要充分發揮晶片堆疊的優勢，這些層需要變得更薄，以縮簡訊號傳輸距離。此外，並非所有層都需要堆疊。例如，HBM 可以設計為環繞 3D-IC 邏輯堆疊，並與 I/O 和其他記憶體進行高速連線。

為了真正加快速度，其中一些連線可能會採用光介面和共封裝光學器件。所有主要的代工廠都將共封裝光學器件納入其發展規劃，因為光能夠以極快的速度傳輸資料，同時功耗和熱量積聚更低。

圖 4：臺積電計劃將共封裝光學器件與其 3D-IC 模型相結合

圖 5：英特爾的光學路線圖

英特爾晶片代工業務首席技術與運營官兼總經理 Naga Chandrasekaran 在最近的一次演講中表示：“光互連相比傳統的電氣 I/O 具有顯著優勢。就海岸線密度提升而言，它在頻寬、延遲和能效方面均有優勢。當我們能夠將光互連提升到晶片到晶片的水平，並結合英特爾先進的封裝能力時，該解決方案將在我們擴充套件和擴充套件基於 AI 的解決方案方面帶來顯著優勢。它將提供更密集、更先進的互連能力。此外，在計算領域，透過採用共封裝光學解決方案，我們可以提供更低的延遲和更高的吞吐量。”

與3D-IC中的大多數問題一樣，這比聽起來更難。首先，光不會繞過拐角，所以波導不能有任何直角。它們還需要光滑，因為任何粗糙度都會產生與電互連中線邊緣粗糙度相同的效果。此外，光會對熱產生反應，在不可預測的工作負載下，可能會導致其偏移幅度超出預期。

“如今，計算系統並非僅僅包含在一塊主機板上，”英特爾的 O'Buckley 說道。“在大多數情況下，它甚至不在機架中。如果你觀察一下當今地球上一些最大的系統公司正在做的事情，比如超大規模計算公司或 NVIDIA 正在開發的 AI 系統，就會發現連線性與計算能力同等重要，它們能夠擴充套件效能指標。銅纜幾代以來一直是我們行業的支柱，而光纖則是連線城鎮的紐帶。現在，光纖技術允許太位元級的頻寬在機架之間一致地傳輸，這一點至關重要。這種連線過去是在交換機級別進行的。但由於這些系統對一致性和延遲的要求，我們現在正在討論將光纖直接連線到計算叢集，而不是透過交換機。毫無疑問，這正是行業的發展方向。”

至少部分解決方案是智慧放置光學元件。“這很大程度上取決於雷射源的位置，”奧巴克利說。“目前光學領域的一些創新在於，像多路複用這樣的元件往往對溫度不太敏感。你可以把它們放在離計算點很近的地方。然後，對於雷射源和一些感測裝置，你可以把它們移得稍遠一些。以這種方式佈置一些光學元件可以讓你在某種程度上分解雷射，而這正是一些公司正在選擇的做法。”

臺積電的張勇表示，光子技術也可以用來降低晶片的發熱量。“在不久的將來，我們將看到客戶使用整合矽光子技術來傳輸訊號，實現晶片間的連線。我們都知道，就訊號傳輸而言，光子的效率遠高於電子。電子在計算方面非常出色，但就訊號傳輸而言，光子更勝一籌。”

張教授表示，另一個關鍵選擇是整合穩壓器，這將進一步提高電源效率。“這非常重要，因為客戶或未來的AI產品希望將多個邏輯電路和多個HBM整合在一起。這些電路會消耗大量電力。看看今天的先進AI加速器，功耗動輒就達到1000瓦。未來功耗將達到幾千瓦。將電源整合到這樣的封裝中非常困難，因此整合穩壓器可以降低電流需求，因為引腳數量有限。你不可能直接輸入那麼多電流。”

這反過來又降低了封裝內的整體熱量。

工藝微縮

這聽起來可能有點違反直覺，但要最大限度地發揮3D-IC的效能優勢，就需要持續的工藝微縮。原因並非在於電晶體的效能——儘管晶片製造商當然可以充分利用這一點——而在於動態功率密度。更小的電晶體更節能，有助於減少發熱量，降低大型資料中心的能源成本。此外，從鰭式場效應電晶體（FinFET）到環柵場效應電晶體（Gate-All-Around FET）的轉變減少了靜態漏電，靜態漏電也會產生熱量，這些熱量可能會被困在封裝中。

以臺積電即將推出的A14節點為例，這是該代工廠繼2奈米之後的下一個完整節點。張教授表示：“與我們上一代產品相比，A14的微縮優勢非常顯著。它的速度提升高達15%，功耗降低30%，邏輯密度提升了1.23倍。整體晶片密度至少提升了1.2倍，所以這是一項非常非常有效的技術。該技術還採用了NanoFlex Pro技術。這實際上是設計技術協同最佳化的成果，使設計人員能夠以非常靈活的方式設計產品，以實現最佳的功耗和效能優勢。這項技術將於2028年投入生產。”

張指出，該節點的第一個版本將不包括背面供電，直到 2029 年的第二個 A14 版本才會新增。

圖6：臺積電的工藝路線圖

圖 7：英特爾的工藝路線圖

圖 8：三星的工藝路線圖

當然，尺寸縮小仍然存在一些常見問題。更薄的電介質可能會更快地損壞，從而導致串擾和其他潛在的訊號干擾。3D-IC 堆疊中更薄的晶片也存在同樣的問題，它會失去更厚基板的絕緣效能，並加速 TDDB。這些問題將對行業設計和組裝這些裝置的方式產生重大影響，使佈線更加複雜，需要進行更多的模擬、模擬、驗證和除錯工作。

新思科技總裁兼執行長薩辛·加齊 (Sassine Ghazi)在最近的一次演講中表示：“3D-IC 是將電晶體數量擴充套件到數千億乃至數萬億的唯一途徑。但一旦開始擴充套件到這種複雜程度，實現效能或功耗目標的唯一方法就是提高互連層的效率，並高效地構建多裸片系統。裸片可能來自不同的工藝技術，甚至不同的代工廠。您必須驗證並確認架構才能交付這種先進的封裝。”

未來應用

3D-IC 的初期應用將集中在 AI 資料中心內部，但一旦工藝完善、問題得到解決，這種方法將能夠更廣泛地應用，並實現更有針對性的元件組合。所有應用是否都需要完整的 3D-IC，還是隻需要部分核心技術，仍有待確定。儘管如此，堆疊晶片中正在解決的技術問題將具有廣泛的應用前景。

“我們認為移動創新空間巨大，”臺積電的張勇表示。“我們認為未來能促進業務增長的一個裝置是增強現實眼鏡。這種眼鏡透明、體積小巧，可以全天佩戴。為了實現一整天的電池續航和強大的計算能力，你真的需要先進的矽片。你需要大量的感測裝置。你需要連線性，所以需要大量的矽片。”

他說，人形機器人也是如此。“汽車行業想要實現自動駕駛。你可以把汽車看作僅僅是製造機器人的第一步。汽車就是一個簡單的機器人，它只是把你從A地帶到B地。但在未來，如果你真的想要一個機器人能夠與人類互動，幫助你完成日常瑣事，甚至處理很多人類不想做的事情，你就需要製造這些所謂的人形機器人。如果你深入這些機器人的內部，你會看到大量的矽片。首先，你需要擁有智慧。你需要擁有良好的人工智慧能力。你需要先進的矽片來驅動智慧。你還需要擁有良好的感測能力和強大的功率輸出。你還需要大量的整合控制器來提供在不同條件下執行的能力。”

圖 9：人形機器人的矽片要求

結論

不同的代工廠在開發3D-IC所需的所有必要部件方面處於不同的階段。沒有一家代工廠能夠一次性解決所有這些問題，而且如今晶片行業的包容度有所提高。隨著供應鏈中地緣政治的持續干擾，晶片製造商正在尋找多種來源和多種技術選擇。

西門子EDA執行長Mike Ellow表示：“我們同時面臨著挑戰、機遇和困境。我們如何才能引導早期工程師和職業工程師，讓他們能夠完成必須交付的眾多新設計，並擁有所需的矽片？世界依賴於一個具有彈性、穩健、分散式先進節點矽片供應鏈。除此之外，我們還需要一套融合人工智慧的技術，將更廣泛的生態系統連線在一起，從而支援所有設計內容的建立。”

原文連結

https://semiengineering.com/three-way-race-to-3d-ics/

END

👇半導體精品公眾號推薦👇

▲點選上方名片即可關注

專注半導體領域更多原創內容

▲點選上方名片即可關注

關注全球半導體產業動向與趨勢

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。