如果您希望可以時常見面，歡迎標星
收藏哦~來源：內容來自Source：編譯自thebell
三星電子和 SK 海力士將推遲引進 ASML 用於其 DRAM 曝光工藝的“高數值孔徑 (NA) 極紫外 (EUV)”裝置。這是由於天文數字般的裝置價格和 DRAM 架構即將發生的變化。
三星電子和SK海力士計劃在2030年後量產3D DRAM，3D DRAM曝光工藝計劃採用氟化氬（ArF）裝置，而非EUV裝置。因此，High NA EUV裝置的引入勢必會給晶片製造商帶來負擔。
據業界15日透露，三星電子將搶先將HighNA EUV裝置應用於晶圓代工。據悉，在DRAM工藝方面，他們正在考慮是否將其應用於10nm第7代DRAM（1d DRAM），或者用於量產垂直溝道電晶體（VCT）DRAM。
記憶體公司對引入High NA EUV持保守態度的原因在於未來的DRAM發展路線圖。根據三星電子和SK海力士的DRAM路線圖，記憶體架構將按照以下順序變化：6F方形DRAM→4F方形DRAM→3D DRAM。
在此3D DRAM曝光工藝中，無需使用High NA EUV裝置或低NA EUV裝置。 3D DRAM 是一種像 NAND 一樣垂直堆疊 DRAM 單元的記憶體概念。現有的DRAM是透過精細工藝來增加電晶體的數量，而3D DRAM則是透過垂直堆疊來擴大電晶體的數量。因此，曝光過程中使用的是 ArF 裝置，而不是 EUV 裝置。
這意味著，即使引進價值超過4億美元的最新裝置，其用於量產尖端DRAM的時間也不會太長。不過，兩家公司計劃在 2020 年代末量產的 4F 方形 DRAM 似乎將採用高 NA EUV 裝置。這種儲存器的量產需要 EUV 工藝，三星電子稱之為 VCT DRAM，SK 海力士稱之為垂直柵極 (VG) DRAM。
SK海力士在High NA EUV的引入上也與三星電子採取了類似的立場。尤其是，據悉SK海力士在裝置引進方面比三星電子更加謹慎，因為只有在記憶體工藝方面才必須使用High NA EUV裝置。
一位熟悉三星電子下一代DRAM開發的內部人士表示，“據我們瞭解，三星電子已將3D DRAM開發完成日期從2030年推遲到2032-2033年”，並補充道，“由於3D DRAM具有全新的結構，因此相關的生態系統尚未建立。”他補充道，“現有的垂直沉積和蝕刻必須轉換為水平，這是一個很大的技術難度”，“由於材料具有各向同性的特性，因此不容易控制”。
High NA EUV裝置將首先在晶圓代工工藝中得到運用。不過，High NA EUV應用於量產預計還需要一段時間。 ASML預計High NA EUV裝置要到2027年以後才會投入量產。
目前，已經從ASML獲得High NA EUV裝置的三家晶圓代工廠分別是英特爾、臺積電和三星電子。所有這些裝置都用於研發，而不是量產。
已經確認，三星電子正在開發一種工藝，其前提是代工 1.4nm 工藝將使用高 NA EUV 裝置。三星電子的目標是在2027年實現1.4nm工藝的量產。因此，三星電子目前在NRD-K設定的High NA EUV裝置“EXE:5000”也將主要用於研發目的。
臺積電正在儘可能推遲使用High NA EUV裝置。在最近的一次活動中，該公司宣佈計劃從衍生工藝 A14P 工藝開始使用High NA EUV 裝置，而不是 A14（1.4 nm）。這與High NA EUV裝置的價格不無關係。
END
半導體精品公眾號推薦▲點選上方名片即可關注
專注半導體領域更多原創內容
▲點選上方名片即可關注
關注全球半導體產業動向與趨勢
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
今天是《半導體行業觀察》為您分享的第4037期內容，歡迎關注。
推薦閱讀
『半導體第一垂直媒體』
即時 專業 原創 深度
公眾號ID：icbank
喜歡我們的內容就點“在看”分享給小夥伴哦
