在當前科技浪潮中，3D NAND快閃記憶體技術憑藉獨特的儲存單元堆疊設計，不僅顯著提升了儲存密度與容量，也有效降低了生產成本，成為了儲存行業的明星。

近日，由Lam Research、科羅拉多大學博爾德分校和美國能源部普林斯頓等離子體物理實驗室（PPPL）的科學家們聯手開發的創新蝕刻工藝，使3D NAND蝕刻速度翻倍，精度也得到提高，為實現更密集、更高容量的記憶體儲存奠定了基礎，為3D NAND快閃記憶體技術的進一步突破帶來了新的希望。

眾所周知，NAND快閃記憶體是一種非易失性儲存，這意味著即使斷電也能保留資料，適用於隨身碟、數碼相機、手機和計算機等諸多領域。

NAND單元架構於1987年提出，單元（cell）在接觸插頭（contact plugs）之間串聯，以顯著減少面積。1988年，NAND將Fowler-Nordheim (FN) 隧道技術用於程式設計和擦除。與熱載波程式設計相比，這實現了低功耗執行，為大規模並行操作鋪平了道路。

此後，NAND快閃記憶體技術在2D NAND的基礎上成功擴充套件，直至2015年左右。3D NAND技術於2007年問世，至今已成為主流技術。

2014年推出的3D NAND晶片有24層。上圖顯示了NAND的擴充套件趨勢，包括從2D NAND到3D NAND的過渡。在3D NAND中，NAND字串垂直排列，透過堆疊WL層實現擴充套件，而不是像2D NAND那樣縮小單元尺寸。2007-2015年間，3D NAND在工藝流程、單元器件和陣列架構等方面的許多關鍵技術特徵都得到了體現。

隨著關鍵應用從移動端到雲端的轉變，3D NAND已經成為當前NAND快閃記憶體的主流架構。

下圖顯示了1987-1988年首個NAND技術與2024年最新NAND技術的引數對比。隨著大量創新成果的積累，NAND技術的單位位元密度已經提高了100多萬倍。

然而，隨著市場需求和AI浪潮的來臨，所有供應商都希望透過在同一晶片中堆疊更多的層來增加3D NAND的密度，這使得他們在垂直、橫向和邏輯上擴充套件架構方面面臨重大挑戰。

其中，蝕刻技術也隨之迎來新的發展階段和技術難題。

在傳統工藝中，通常採用反應離子蝕刻（RIE）技術，透過將晶片暴露在部分電離的氣體中，利用氣體中的帶電粒子與材料表面發生化學反應，從而刻出孔洞。然而，這種方法存在幾個主要問題：

這些挑戰促使研究人員不斷探索更高效、更精確的蝕刻技術，以實現更高儲存密度和更低的生產成本。

在3D NAND初期，層數相對較低，蝕刻工藝主要是在氧化矽和氮化矽等材料上進行簡單的通孔蝕刻，以實現儲存單元在垂直方向上的堆疊。隨著層數逐漸增加到幾十層甚至幾百層，蝕刻技術需要解決更高的深寬比問題，以確保蝕刻出的通道能夠準確連線各層儲存單元。

因為NAND顛覆了摩爾定律，不再依賴對於電晶體的微縮。相反，NAND轉向了全新的3D NAND架構，利用垂直堆疊資料單元的設計理念，將大量儲存單元以多層方式排列在有限的芯片面積上。正如一座高樓大廈比單層平房能夠容納更多居民一樣，3D NAND快閃記憶體透過堆疊結構大大提高了儲存密度。

從那時起，NAND製造商透過新增越來越多的儲存單元層的堆疊來提高NAND的密度和成本結構，NAND快閃記憶體製造的焦點也幾乎完全從光刻轉移到了沉積和蝕刻處理步驟。

同時，透過蝕刻技術可以最佳化儲存單元之間的連線和電路結構，減少訊號傳輸的延遲，從而提高儲存晶片的讀寫速度。精確的蝕刻工藝還有助於最佳化儲存晶片的電路設計，減少不必要的電阻和電容，從而降低儲存晶片在工作時的功耗。這對於移動裝置等對電池續航有嚴格要求的應用場景至關重要，能夠延長裝置的使用時間。

隨著AI和大資料時代的到來，對於高密度、高效能的儲存需求日益增長。3D NAND技術作為非易失性儲存的關鍵組成部分，正經歷著前所未有的快速發展。

3D NAND市場正朝著更高層數的方向發展，目前供應商們正在競相增加超過300層的字線層數，並預計在本世紀末達到1000層以上。這一目標旨在實現更密集、效能更優且成本效益更高的3D NAND架構，以適應AI時代不斷增長的計算能力和DRAM能力的需求。

圖源：Counterpoint Research

在此背景和趨勢下，3D NAND製造商面臨的挑戰是繼續擴大密度和容量，同時仍以適合市場的成本提供這些產品。3D NAND儲存的擴充套件主要透過堆疊一層又一層的氧化物和氮化物層 (ONON) 並在其中蝕刻孔（儲存通道）來實現。

3D NAND溝道通孔（Channel Hole）的製作是3D NAND快閃記憶體製造過程中的關鍵步驟，旨在構建垂直於矽片表面的多層儲存單元陣列，實現高度整合化的三維資料儲存。

溝道通孔刻蝕採用先進的幹法刻蝕技術（如反應離子刻蝕RIE）或其他適合高深寬比結構的刻蝕工藝，透過已圖案化的硬掩模，對下面的氧化物和氮化矽交替層進行垂直方向的精確刻蝕，形成貫穿整個堆疊結構的細長孔洞，即溝道通孔。這一過程需要精確控制刻蝕速率、選擇性以及側壁陡直度，以確保通孔的尺寸精度和各層間的對準。

高深寬比（HAR）蝕刻：隨著堆疊層數的增加，蝕刻過程中出現的挑戰也愈發嚴峻，比如蝕刻速率隨深度增加而減緩、蝕刻輪廓的變化等。這些問題可以透過改進蝕刻技術和化學物質來解決，例如採用低溫蝕刻技術，以增強蝕刻速率和表面擴散，同時控制聚合物沉積，避免頂部結構堵塞。

圖源：Lam Research, Counterpoint Research

蝕刻速率的提升：為了解決因蝕刻深度增加導致的蝕刻速率減慢問題，需要改善蝕刻過程中離子和中性粒子的傳輸效率，這可以透過調整等離子體化學成分和能量來實現。

圖源：Lam Research, Counterpoint Research

蝕刻輪廓一致性：維持從頂到底的垂直蝕刻輪廓是另一個重要挑戰。形成高深寬比的氧化物和氮化物（ONON）通道孔時，需要保持高度的均勻性和可重複性。這要求在大規模生產中形成數萬億個完美的通道孔。低溫蝕刻過程可以改善蝕刻孔的圓度和側壁粗糙度，從而減少輪廓變化。

除了技術上的挑戰，供應商還需要考慮環保因素等。

面對諸多挑戰，業界各廠商不斷投入研發，3D NAND蝕刻技術取得了眾多突破。

其中，泛林集團（Lam Research）在NAND蝕刻裝置領域處於全球領先地位，擁有先進的蝕刻技術、工藝和豐富經驗，包括20多年擔任乾式等離子蝕刻市場領導者的經驗，以及10多年擔任NAND高深寬比蝕刻市場領導者的經驗，為三星、東芝/西部資料、SK海力士、美光等3D NAND大廠提供專用的蝕刻方案，有超過1億片NAND晶圓的記憶體通道都是由Lam介電蝕刻機建立的。

Lam Research全新推出的第三代低溫電介質蝕刻技術Lam Cryo 3.0 經過最佳化，可解決 1000 層 3D NAND所帶來的蝕刻挑戰。

據瞭解，Lam CryoTM 3.0利用低溫等離子蝕刻技術，能夠在保持高精度的同時實現更快的蝕刻速度。

當與Lam最新的Vantex介電系統的可擴充套件脈衝等離子技術相結合時，蝕刻深度和輪廓控制顯著提高。使用Lam Cryo 3.0技術，3D NAND製造商可以蝕刻深度高達10微米的記憶體通道，特徵關鍵尺寸從頂部到底部的偏差小於0.1%。

其他亮點包括：

Lam採用新的“低溫”蝕刻技術，使用特殊的蝕刻氣體混合物，與其他蝕刻創新技術相結合，有助於在高縱橫比的孔中獲得近乎完美的輪廓。低溫蝕刻是指低於0°C的蝕刻工藝。

根據Lam Research的一篇論文披露，在如此低的溫度下，會發生從化學吸附到物理吸附的轉變，物理吸附是指吸附時不形成化學鍵的過程。由於未解離的中性物質的物理吸附，這會導致表面的中性物質濃度更高，蝕刻速率也更高。蝕刻副產物的吸附增強，無需新增聚合氣體即可控制輪廓。

可以理解為，由於堆疊變高，Lam對低溫蝕刻所用的化學方法進行了轉變和創新，並增加了與參與蝕刻的中性物質的協同作用，從而獲得了比以前更高的蝕刻速率。

Lam該低溫蝕刻技術結合了高峰峰值電壓處理、低溫晶圓溫度和工藝化學創新，與傳統HAR蝕刻相比，蝕刻速度提高了2.5倍，輪廓精度提高了2倍。

據悉，Lam是第一家在2019年將低溫HAR蝕刻引入大批次生產的公司，目前擁有超過7500臺投入生產的HAR電介質蝕刻室。在已安裝的近1000臺蝕刻室上，已有超過500萬片晶圓使用Lam低溫工藝進行了蝕刻。

Lam幫助客戶將NAND從2D過渡到3D NAND，並在3D NAND時代持續擴充套件。泛林集團表示，Lam Cryo 3.0 進一步鞏固了該泛林集團在晶圓製造蝕刻技術領域長達二十年的領先地位。

未來，隨著3D NAND技術向1000層及以上發展，蝕刻技術的持續創新將成為推動行業進步的關鍵。Lam Research公司透過低溫蝕刻技術等先進解決方案，為3D NAND的持續擴充套件提供了強有力的支援。這些技術的進步不僅提高了儲存產品的效能和成本效率，也為AI時代的儲存需求提供了堅實的基礎。

此外，泛林集團在蝕刻材料研發方面同樣處於前沿，如在氫氟酸等離子體蝕刻材料的研究上取得突破，透過最佳化配方及新增三氟化磷等化學物質，提升了蝕刻速率並解決了蝕刻速率衰減難題。

在電子產品不斷追求小型化、輕量化的今天，資料儲存的需求卻以驚人的速度持續增長。作為數字儲存器的中堅力量，3D NAND快閃記憶體技術因其垂直堆疊儲存單元的獨特設計，成為提升儲存容量、降低成本的關鍵技術。

然而，隨著對儲存密度和效能要求的不斷提高，傳統的蝕刻工藝已逐漸顯露出侷限。為此，研究人員正在探索一種全新的等離子體蝕刻工藝，透過改進化學成分和工藝引數，實現深孔蝕刻速度翻倍、精度大幅提升，為實現更高密度、更大容量的記憶體儲存奠定基礎。

據近期訊息報道，由 Lam Research 牽頭，聯合科羅拉多大學博爾德分校和普林斯頓等離子體物理實驗室（PPPL）組成的科研團隊，成功開發出基於氫氟酸等離子體的新型蝕刻方案，在三維 NAND 快閃記憶體的製造中實現了深孔蝕刻速度的顯著提升。

研究人員用等離子體蝕刻氧化矽和氮化矽交替層上的孔，以製造3D NAND快閃記憶體，希望改進這些孔的製作方法，使每個孔都深、窄、垂直，側面光滑

（圖源：Kyle Palmer / PPPL通訊部）

據《Journal of Vacuum Science & Technology A》上發表的一項研究報道，利用等離子體與關鍵化學物質的正確組合，研究人員將蝕刻速度從傳統的每分鐘310奈米提高到了每分鐘640奈米，幾乎翻了一倍，並透過新增三氟化磷等化學物質最佳化反應過程，新增三氟化磷可以使二氧化矽的蝕刻速率提高四倍，但對氮化矽的蝕刻速率只會略有增加。同時引入水分子分解副產物鹽類沉積解決了蝕刻速率衰減的難題，蝕刻的質量也有所提高。

這種技術的核心在於使用氟化氫等離子體來替代傳統低溫蝕刻中單獨使用的氫氣和氟氣。研究發現，氟化氫等離子體不僅能加快化學反應速率，還能在蝕刻過程中改善孔洞的形態，使得每個孔洞更深、更窄，側壁更加光滑。此外，研究團隊還引入了低溫蝕刻技術，即在低溫環境下進行蝕刻操作，從而降低化學反應的副作用，確保蝕刻過程的穩定性和一致性。

製作這些堆疊的關鍵步驟是在氧化矽和氮化矽的交替層上雕刻孔洞。透過將分層材料暴露於等離子體（部分電離氣體）形式的化學物質中，可以蝕刻出孔洞。等離子體中的原子與分層材料中的原子相互作用，雕刻出孔洞。

研究人員希望改進製作這些孔洞的方法，使每個孔洞都深、窄、垂直，且側面光滑。要找到正確的配方非常困難，因此科學家們一直在不斷測試新的成分和溫度。

交替蝕刻二氧化矽和氮化矽層（左），形成深而垂直的孔（右）

（圖源：Thorsten Lill / Lam Research）

據報道，為了實現高效且精準的深孔蝕刻，研究人員對化學成分、氣體混合比例及溫度等多種引數進行了系統最佳化。以下幾點是工藝改進中的關鍵：

泛林集團的Yuri Barsukov表示，這些工藝使用等離子體作為高能離子源，利用等離子體中的帶電粒子是製造微電子所需的非常小但很深的圓形孔的最簡單方法。然而，這種被稱為反應離子蝕刻的工藝尚未完全被理解，可以改進。最近的一項進展是將晶圓保持在低溫下，這種新興方法稱為低溫蝕刻。

傳統上，低溫蝕刻使用單獨的氫氣和氟氣來製造孔。研究人員將此工藝的結果與使用氟化氫氣體產生等離子體的更先進的低溫蝕刻工藝進行了比較。

Lam Research的Thorsten Lill表示：“與之前使用單獨氟源和氫源的低溫蝕刻工藝相比，使用氟化氫等離子體的低溫蝕刻顯著提高了蝕刻速率。”

這項研究成果是工業界、學術界和國家實驗室緊密合作的結晶。Lam Research、科羅拉多大學博爾德分校以及美國能源部普林斯頓等離子體物理實驗室的科學家們透過模擬與實驗相結合的方法，共同攻克了微電子製造中的關鍵技術難題。

這種跨界合作不僅推動了技術進步，也為未來三維 NAND 快閃記憶體工藝的產業化提供了堅實的理論與實踐基礎。透過不斷最佳化蝕刻工藝，未來的3D NAND快閃記憶體有望實現更高的儲存密度，滿足從人工智慧到大資料應用的多樣化需求。

隨著全球對高密度儲存需求的不斷攀升，3D NAND快閃記憶體製造技術的改進顯得尤為關鍵。新型等離子體蝕刻工藝的出現，將極大提升生產效率和產品質量，為下一代儲存器件的研發提供了新的技術支撐。

未來，隨著這一工藝不斷成熟，儲存器件不僅可以實現更大容量、更高速度，同時在功耗和生產成本上也會有顯著下降。此外，這項技術的突破還可能推動其他領域的發展。例如，在人工智慧、物聯網及5G/6G網路時代，高效能儲存器的需求將進一步激增。改進後的3D NAND快閃記憶體工藝不僅能夠滿足這些需求，還將帶來更多創新應用，推動整個半導體行業邁向一個全新的階段。

正如Lam Research的Thorsten Lill所言：“蝕刻質量的提高意義重大，我們正站在半導體制造工藝革新的前沿。”在這個不斷進步的時代，只有不斷創新和突破，才能滿足未來技術對資料儲存的更高要求。我們期待這項新工藝早日走向產業化，為全球使用者帶來更高密度、更高效、更低功耗的數字儲存產品。

作為日本最大的半導體制造裝置提供商，TEL推出了低溫蝕刻技術，可用於超過400層的3D NAND。

據瞭解，該技術能以比之前快2.5倍的速度蝕刻深於10μm的直接觸孔，可以在3D NAND中蝕刻100：1 AR接觸孔，並且正在衝擊200：1 AR接觸孔。

這一新工藝將電介質蝕刻技術引入低溫環境，實現了極高的蝕刻效率。

圖源：TEL

同時，該技術用HF氣體取代了91%的CF氣體，與第一代系統相比，碳足跡減少了超過80%，功耗也降低了40%以上。

據透露，東京電子還將使用由新雷射技術製成的氣體，以及氬氣和氟化碳氣體進行蝕刻。

TEL還展示了蝕刻後的相關影像資料，包括通孔圖案的橫截面掃描電子顯微鏡（SEM）影像和孔底的聚焦離子束（FIB）切割影像，以及他們自家3D NAND快閃記憶體晶片的實際應用案例。

TEL正在進行生產準備評估，預計將於今年開始小批次生產，並於2026年開始大批次生產。據悉目前正在被SK海力士評估。

訊息人士還指出，一旦這款新型蝕刻機開始大規模發貨，可能會使得競爭對手如泛林集團的市場份額減少10%-15%。這一創新技術有望在全球半導體行業中掀起新一輪的技術競爭和產業變革。

此外，應用材料公司作為全球半導體裝置領域的重要企業，在3D NAND蝕刻裝置研發方面有深厚技術積累，提供多種先進的蝕刻解決方案，能滿足不同客戶需求。例如，在解決階梯接觸式（staircase contact）蝕刻的溫度挑戰方面表現出色，提供三倍功率、多區域氣體噴射的蝕刻機臺，為3D NAND蝕刻工藝提供了關鍵支援，是蝕刻裝置市場的重要供應商之一。

據報道，儲存器大廠鎧俠計劃將從其第10代NAND產品開始，在製程中引入低溫蝕刻這一前沿技術，以進一步提升生產效率，並追趕全球領先的競爭對手。

報道稱，鎧俠計劃於2026年量產第10代NAND，並決定採用低溫蝕刻技術。該技術允許在更低溫的環境下進行蝕刻，從而使儲存器的儲存單元間的儲存通孔（memory hole）以更快的速度形成。

而這種效率的提升不僅可以減少生產時間，還能大幅提高單位時間的生產量。相比傳統的電漿蝕刻法，低溫蝕刻的加工速度提升了約4倍，標誌著儲存技術的一次重要革新。

目前，市場傳出儲存廠商都將採用低溫蝕刻裝置。三星電子也正在透過進口該裝置的演示版本來評估相同的技術，而這些測試的結果將決定半導體制造中低溫蝕刻技術的未來採用和潛在的標準化。

在這個過程中，裝置廠商雖然推出了多種創新蝕刻方案，但3D NAND蝕刻技術仍面臨一些挑戰：

放眼未來，三星、鎧俠等多家NAND大廠均透露了開發1000層3D NAND快閃記憶體的計劃。隨著3D NAND技術向更高層數發展，提高垂直單元效率成為降低製造複雜度、提升成本效益的關鍵因素，蝕刻技術需要進一步提升，以解決更高深寬比蝕刻、蝕刻輪廓一致性等更嚴峻的挑戰。

QYResearch有資料預測，2029年全球半導體蝕刻裝置市場規模將達到287.3億美元，未來幾年年複合增長率CAGR為5.3%。整體來看，3D NAND蝕刻技術所處的市場環境利好，市場規模在未來有望持續快速增長。

而各儲存巨頭和裝置商之間的技術競賽也正圍繞這一核心指標激烈展開。

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。