一文看懂，什麼是Serdes

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

來源：內容來自Hack電子，謝謝。

一、SerDes簡要介紹

1、概述

SerDes是SERializer（序列器）/DESerializer（解串器）的簡稱，是一種主流的時分多路複用（TDM)、點對點（P2P）的序列通訊技術。傳送端將多路低速並行訊號轉換成高速序列訊號，經過傳輸媒體（光纜或銅線），在接收端高速序列訊號重新轉換成低速並行訊號。這種點對點的序列通訊技術充分利用傳輸媒體的通道容量，減少所需的傳輸通道和器件引腳數目，提升訊號速度，從而大大降低通訊成本。

隨著電子行業技術的發展，特別是在傳輸介面的發展上，傳統並行介面的速度已經達到一個瓶頸，取而代之的是速度更快的序列介面，於是原本用於光纖通訊的SerDes技術成為了高速序列介面的主流。序列介面主要應用了差分訊號傳輸技術，具有功耗低、抗干擾強，速度快的特點，最高傳輸速率可達10Gbps以上。

在SerDes流行之前，晶片之間是透過系統同步或源同步並行介面來傳輸資料的。SerDes的優點：更少IO數量，更小封裝，更少走線，更低成本；有效降低電磁干擾，有效降低噪聲和串擾。SerDes的劣勢：系統的設計複雜程度高，需要更高效能材質的通道。

幫助SerDes實現更高速高頻寬的技術主要有：多路複用/差分/時鐘資料恢復/鏈路均衡。

圖1 Serdes電路的示意圖

圖1可以看出，SerDes是一種數模混合晶片，成對使用。

2、serdes的技術原理

提升資料傳遞效率，總體上有兩種方法：提高頻率/頻寬，提高頻寬/頻譜利用率。

資訊科技的早期，資料傳輸主要用低速序列埠，為提高頻寬，出現了低速並口（因為早期技術和硬體無法支援更高的頻率和頻寬）。隨著並口技術的發展，干擾和噪音問題逐漸凸顯，並口傳輸速度的瓶頸也逐漸到來。為此，又出現了“高速序列HSS“技術，逐漸用於通訊、顯示、消費電子等領域；SerDes就是一種可以集合序列埠和並口的技術。狹義的SerDes是一種物理概念，是一種在傳送端將並行資料轉換為序列資料，在接收端將序列資料恢復為並行資料的電路。

串-並轉換的實現是基於訊號複用技術的成熟。

訊號複用是指在傳輸路徑上綜合多路通道，然後恢復原機制或解除終端各通道複用技術的過程。當前最常見的是時分複用、頻分複用、波分複用、碼分複用四種。

時分複用是將一條物理通道按時間劃分為不同的時間片段，分配給多個訊號使用。即，每一個訊號在不同的時間上佔用同一個通道；

頻分複用是指將物理通道按頻率劃分為不同的虛擬通道，使多訊號共同傳輸；

波分複用是按波長劃分，是頻分的一個分支；碼分時按碼型/地址劃分；時分複用和頻分複用在SerDes領域更常見；

複用技術使得多個並行訊號在序列埠中傳輸成為可能，進一步提高了效率。

圖2-1 時分複用示意圖

圖2-2 波分複用示意圖

上圖為光通訊領域，訊號“複用”的示意圖。

為進一步發揮SerDes的優勢，還會用到名為“低電壓差分訊號“的技術，以更進一步提升頻寬。差分訊號由一對相反訊號組成，接收端以兩者的大小關係來識別“0“和”1“，訊號在傳輸過程中即使受到干擾，大小關係也不會發生變化，保持了傳輸訊號的完整性。差分訊號有三種：低電壓差分訊號（LVDS）、低電壓偽射級耦合邏輯（LVPECL）和電流模式邏輯（CML），目前在SerDes領域較常見的是LVDS。

3、訊號的數模轉換

所有訊號，在傳輸時都是以模擬訊號的形式傳遞。我們日常所說的“數字訊號”“模擬訊號”是指訊號的處理形式。因為二極體的工作原理，顯而易見地，數字訊號更容易被計算機處理。

數字訊號轉換為模擬訊號，是透過調幅或者調頻加到一個正弦波（一般稱為“基帶訊號”）上面，這樣調製後的攜帶資訊的波就已經不是一個固定頻率的正弦波了，這個調製後的波稱為“載波訊號”，就是我們想要的資訊。數字轉換為模擬的電路稱為DAC。

模擬訊號轉換為數字訊號，可以簡單記憶為：採量編，取樣、量化、編碼。模擬轉換為數字的電路稱為ADC，ADC的過程可看作是DAC的逆過程。

ADC的指標主要有解析度（又名精度）和取樣率（又名轉換速率）兩項。解析度用“位”來形容（可以理解為小數點的位數）。目前最初級的是8位的，常見於微控制器。解析度的位數越高，取樣越準確，單點的取樣值越接近真實值。取樣率越高，還原資料的能力就越強。

圖3 模擬訊號-數字訊號轉換，圖片擷取自B站up主“郭天祥老師”《AD/DA數模轉換介紹》

以三位ADC為例介紹ADC的大致工作過程：

三位，就是2的三次方，即均分8等份。假設模擬訊號的峰值電壓為1V，則每0.125V作為取樣間隔。0.125V就被稱為LSB（least significant bit最低有效位）。小於0.125V的，轉換為數字時統一記為“001”（對應十進位制為1），0.125-0.25V，轉換為數字時統一記為“010”（對應十進位制為2），以此類推。最終完成模擬訊號向數字訊號的轉換。

二、SerDes的重要概念和技術

1、碼元

理解SerDes的傳輸過程，需要引出“碼元”的概念。

一個碼元就是一個脈衝訊號，即一個最小訊號週期內的訊號。我們都能夠理解，最簡單的電路，以高電平代表“1”，低電平代表“0”。一個代表“1“或“0“的訊號，就是一個碼元。

訊號可以傳遞資訊主要是因為訊號有頻率，振幅，相位，波長，週期，其中頻率/波長/週期三者有相關性，因此可以認為，頻率、相位、振幅使訊號可以傳遞資訊，其中最常見的是振幅（電平）。所以，有沒有可能讓一個碼元/脈衝訊號攜帶的資訊量是2或是4bit呢？

答案是肯定的。一個碼元可以包含多個bit資料，包含的bit數稱為碼元的寬度。位元率是指一秒鐘可以傳送多少bit的資料，波特率是指一秒鐘可以傳送多少碼元。當一碼元攜帶2bit資料，那麼位元率=波特率的2倍。

一個二進位制訊號，比如0或1，就是1bit。現在有8bit資料，如果用二進位制碼元（一次只運送一個位元），需要在通道上傳輸八次脈衝訊號，如果用四進位制碼元（一次能運送2個位元），需要在通道上傳四次脈衝訊號……因此碼元攜帶位元越多，傳輸的脈衝訊號次數越少，傳輸速度就越快。

2、NRZ和PAM

理解了碼元的概念和意義後，就能夠較好理解NRZ和PAM。NRZ和PAM是訊號傳輸方式。

NRZ：Non-Return-to-Zero，不歸零編碼；可以把NRZ看作PAM2，一個碼元只有1bit資訊，即，只代表0或1。

PAM：Pulse AmplitudeModulation，脈衝幅度調製。常見的有PAM4，PAM8，PAM12等。

PAM4即第四代脈衝幅度調製，目前最成熟，是指一個碼元包含2bit資訊。PAM4的波形一共有4種，見下圖，可分別定義為：00，01，10，11。

圖4 NRZ與PAM

以十進位制下的邏輯數字“9“為例，”9“對應的二進位制為”1001“，當使用NRZ時，需要的碼元數量為4，“1”“0”“0”“1”依次傳輸；當使用PAM4時，需要的碼元數量為2，“10”“01”兩個碼元依次傳輸。這樣，在訊號頻率不變的情況下，通道頻寬/傳輸能力提高了一倍。

可以通俗理解為，PAM4之於NRZ相當於在車速不變的情況下（頻率不變），車道數量增加一倍。原理上也有些類似於前述提到的“訊號複用”。

從以上原理可知，PAM的本質是將訊號的幅度做更大密度的利用，這就對訊號發射和接收，以及編碼和解碼過程，提出了更高的要求。

NRZ需要訊號頻率高，但是電路結構相對簡單，而且數模轉換過程簡單。相同頻寬下，PAM4需要的訊號頻率是NRZ的一半，如果是PAM6、PAM8等，訊號頻率可以更低。所以，PAM需要的訊號頻率低，但是電路結構相複雜，而且數模轉換過程複雜，需要消耗更多功率，而且成本也更高。同樣因為電路複雜，PAM的延遲也大於NRZ。

因此，NRZ還是PAM，各企業都會選擇最適合自身的路線。所以，也會有企業選擇多通道/低訊號頻率的方式實現高頻寬。比如，光通訊領域的100G產品，業內既有PAM4的單通道光模組，也有4通道，每通道為25G的NRZ光模組產品。

3、時鐘

簡單的來講，時鐘訊號就是由電路產生的具有周期性的脈衝訊號，被用來為系統中多個同步執行的電路之間、為不同系統之間的資料傳輸提供參考基準。微處理器的指令執行也都是在時鐘的節拍下進行操作的。時鐘訊號的作用就像交響樂團的指揮；或是龍舟上的鼓手。

生活中能見到的最原始的時鐘訊號：石英錶，用到的原理是晶振效應。晶振效應是指，晶體以一定角度切割為兩部分，兩側加電壓，晶體就會以固定的頻率震動，而頻率不受外界環境影響。晶振有一個頻率，用這個頻率來計時，夠一秒鐘的時候發一個驅動訊號給電機，電機帶動秒針跳動一下，這就是最原始的石英錶。

目前晶振/時鐘訊號已經廣泛應用於電信領域。很多電路/通道中都會同步傳遞時鐘訊號。

而時鐘訊號在SerDes領域使用時，存在一個非常嚴重的問題：時鐘與資料並行傳輸時，無法達到1Gb/s以上的頻寬。超過這個頻寬，會出現非常嚴重的時鐘訊號偏移。而目前常見的SerDes，車端已經基本在2Gb/s以上，通訊用serdes已經達到100-200Gb/s。

於是，人們研發出了在serdes通道內只傳輸序列資料，而不傳輸時鐘訊號；在接收端進行時鐘資料恢復的技術，即CDR，Clock and Data Recovery，時鐘資料恢復。CDR技術目前已經廣泛應用於SerDes、乙太網、PCI-Express、Aurora等領域。

再詳細介紹下為何需要做時鐘恢復：

假設輸入訊號是規整的，每個碼元的時間間隔都是完全一樣的，類似下圖：

圖5-1 規整碼元（每個冰墩墩看作一個碼元）

經過傳輸後，可能因為線路中各種噪音的影響，或是其它各種原因，導致接收端的碼元不再是規整的，類似下圖：

圖5-2 不規整碼元（t2＞t1）

因為SerDes的所有電路都使用統一的參考時鐘，所以圖5-2所示的碼元是沒辦法被接收端處理的，或是會存在誤判，因此需要對其進行恢復，使之重新成為圖5-1的狀態。這就是CDR的意義。具體的恢復過程稍微複雜，在此不做詳細介紹。

CDR技術還使得不需要單獨佈設時鐘訊號線，減少佈線衝突，節省成本，降低電路/網路設計難度。

4、CDR和DSP

CDR已經在上一部分做了簡要介紹。CDR主要是用類比電路的處理方式，對時鐘做恢復，即在圖1中，接收端先對傳輸過來的模擬訊號進行時鐘恢復，再轉為數字訊號。

那麼，可否先轉為數字訊號，再恢復時鐘呢？答案也是可以的。用到的處理電路，就是DSP。

DSP用於SerDes，初衷並不是為了做時鐘恢復，而是因為PAM4及以上的傳輸方式下，碼元的處理較為複雜，需要由DSP完成。然後因為DSP有更好的數字處理能力，所以除了提供CDR能提供的時鐘恢復功能之外，還可以進行色散補償操作，去除噪聲、非線性等干擾因素，對於整個電路的提升是優於CDR的。

DSP的短板在於，因為處理更復雜，所以功耗更高，成本也更高，而且DSP的延時也要長於CDR。

目前業內的主流觀點認為，DSP更適合長距或中長距，CDR可能更適合短距或中短距。用於SerDes的DSP主要是16nm及以下的方案，研發費用較高，需要有較大的出貨量來平攤。產業界內，單通道最高資料率大於30 Gbit/s以上，通常考慮採用PAM4+DSP的方案，以下使用NRZ+CDR。筆者瞭解到，已經有業內企業在研發新的CDR技術用於替代現有的DSP方案，用於PAM，最終實現低成本和更好的可操作性。

CDR的方案包括：基於數字PLL的CDR，基於相位插值的CDR，基於電荷泵和模擬濾波器的CDR等。其中後兩者被更多認為屬於類比電路。而DSP被認為是完全數位電路。

關於CDR、DSP在SerDes領域的應用，以及與NRZ、PAM的搭配關係，與國外相比目前國內的相關研究還不夠深入，國內能夠獲取的資料也還較少。

5、包頭和包尾

通訊領域，資料包頭一般用於識別一幀（包）的開始。包尾的作用較多，如果是固定長度的包，可以是做校驗位等。或者是用於標識一幀的結束。

筆者認為，警匪片裡“洞么，我是洞拐”，這個就可以認為是包頭，“XXXX，over”這個“over”可以看作“包尾”。

理論上來說，SerDes不分拆壓縮成包，輸入端接收到什麼就傳輸什麼，這是SerDes可以實現即時、無損傳輸的重要原因。相比之下，乙太網受到頻寬限制，需要分拆、壓縮成包，然後對壓縮包進行傳輸。

SerDes理論上不存在包頭包尾。但是晶片內部根據不同的設計需要會加入包頭或者包尾進行校驗或者分包，比如4合一的SerDes晶片，在晶片內部就需要進行區分哪個通道的資料，這個時候，晶片內部就需要做類似包頭的操作；另外為了校驗資料，會增加額外的類似於包尾的開銷。

因此，SerDes的包頭包尾和乙太網等的包頭包尾有一定區別。尤其當使用CDR時，SerDes的包頭包尾中還必須包含特殊的位元序列，這進一步增加了serdes電路的複雜度。

除此之外，SerDes用到的重要技術還包括前向糾錯（FEC）、迴圈冗餘校驗（CRC）、誤差校正碼（ECC）、鏈路均衡、預加重、多重相位技術、線路編解碼等，多通道SerDes還會用到通道繫結。而SerDes通道內傳輸電訊號和傳輸光訊號，也有很多差別。受篇幅所限，此處不做過多展開。

三、serdes的抖動與噪聲

1、抖動概述

ITU-T G.701標準對抖動的定義為：“抖動是指數字訊號在短期內重要的瞬時變化相對於理想位置發生的偏移”。噪聲、非理想電路、非理想通道，都是抖動產生的原因。

圖6 抖動示意圖

抖動可以分為隨機性抖動（RJ-Random Jitter）和確定性抖動（DJ- Deterministic Jitter）。RJ的噪聲源、串擾源很多，產生的原因很複雜。隨機抖動滿足正態分佈，一般很難消除；DJ是由可識別的干擾訊號造成的，這種抖動通常幅度有限，具備特定的（而非隨機的）產生原因，它是可重複可預測的。訊號的反射、串擾、開關噪聲、電源干擾、EMI等都會產生DJ。

DJ又可以主要分為週期性抖動（PJ）、資料相關抖動（也有叫資料依賴型抖動，DDJ）和佔空比抖動（DCD）三種。

PJ由電路上週期性干擾源導致。比如開關電源的開關頻率，時鐘訊號的串擾等。PJ不能被均衡器校正。

DDJ是由於不理想的通道導致。是可以被均衡器校正的抖動。

DCD因差分訊號的正端負端的偏置電壓不一致，或者上升沿和下降沿時間不一致會導致佔空比失真。DCD和資料pattern相關，是可以被校正的抖動。

除抖動外，SerDes面臨的挑戰還包括：電磁干擾、衰減、插入損耗等。其中，抖動、電磁干擾、衰減的大小基本與訊號頻率成正相關性。

抖動的分析和校正，主要用到機率統計與分析等各種數學手段。因為現實中的抖動很多是多個抖動的疊加，而每個單項抖動又可能有多項干擾源，所以SerDes領域抖動的難點在於如何準確找到抖動的干擾源並制定有效的干預/補償手段。

2、抖動與噪聲的區別

筆者在瞭解SerDes，瞭解通訊原理的過程中，很長一段時間都無法搞清楚抖動和噪聲的區別。乍一聽起來，二者都是用來描述訊號偏離的現象。實際上，抖動和噪聲是對同一類物理現象的兩種不同表述方式，或者叫不同的數學表示式。二者甚至可以進行變換。

真實訊號和理想值的偏離，分兩個方面：訊號幅度的偏離，稱之為幅度噪聲，簡稱噪聲；時間的偏離，稱之為時序抖動，簡稱抖動。幅度噪聲是一個持續的過程，時刻影響整個系統，時序抖動只是在邊沿跳變時影響系統。

或者這樣理解：抖動是一個時間域的概念，而噪音是一個頻率域的概念。抖動是對訊號時域變化的測量結果，它從本質上描述了訊號週期距離其理想值偏離了多少。