人工智慧晶片的需求正在呈指數級增長，但成本和複雜性限制了這項技術只能由少數幾家公司掌握。這種情況可能很快就會改變。

用於支援一切人工智慧的先進節點晶片的需求快速增長，給行業滿足需求的能力帶來了壓力。

從支援大型語言模型的超大規模資料中心，到智慧手機、物聯網裝置和自主系統中的邊緣 AI，各種應用對尖端半導體的需求都在加速增長。但製造這些晶片嚴重依賴極紫外 (EUV) 光刻技術，這已成為擴大生產的最大障礙之一。自 2019 年首批商用 EUV 晶片下線以來，裝置、掩模生成和光刻膠技術的穩步改進使該技術趨於穩定。但儘管產量正在提高，但仍落後於更成熟的光刻技術。

工藝穩定性需要不斷警惕和微調。就 EUV 而言，它還需要在發電、裝置和耗材方面進行大量投資。如今，這些成本仍然是廣泛採用的障礙。但該行業並沒有停滯不前。正在進行密集的研究和開發工作，目標是從新型光刻膠材料和更強大的光源到先進的掩模寫入器和複雜的 AI 驅動工藝控制等各個方面。

“晶圓廠的生產力取決於多種因素——產量、工藝效率和準確的圖案轉移，”Irresistible Materials 執行長 Dinesh Bettadapur 表示。“減少曝光劑量、提高光刻膠靈敏度和減少缺陷都是讓 EUV 更具成本效益的關鍵因素。”

對先進節點半導體的不斷增長的需求正在重塑行業。AI 工作負載、高頻寬記憶體 (HBM) 以及下一代移動和計算裝置都在推動向更精細工藝節點的轉變。每次迭代都需要使用 EUV 的更復雜的製造技術，而高 NA EUV 正在成為 1.8nm 及以下大規模生產的唯一可行途徑。

AI 加速器、大型 GPU 和高效能 CPU 需要越來越小的電晶體來最大限度地提高功率效率和計算密度。Nvidia、AMD 和 Intel 的尖端 AI 晶片已經依賴於 EUV 製造的 5nm 和 3nm 工藝節點，而向 2nm 全柵 (GAA) 電晶體的轉變將進一步增加對 EUV 功能的需求。

HBM 生產的某些方面也是如此，三星、美光和 SK 海力士正在有選擇地部署 EUV，主要用於邏輯和外圍電路，而不是儲存單元陣列本身。雖然 EUV 有助於提高 HBM 堆疊的密度和圖案化精度，但深紫外 (DUV) 光刻仍然在核心儲存層中占主導地位。然而，隨著 AI 工作負載的擴大，對超高頻寬記憶體的需求也將隨之擴大，這使得支援 EUV 的 HBM 元件變得越來越重要。

“如果你要製造電晶體數量非常多的裝置，那麼你需要儘可能地縮小尺寸，”HJL Lithography 首席光刻師 Harry Levinson 表示。“EUV 的市場將是電晶體數量最多的晶片。當然，‘高’的標準會隨著時間的推移而變化，但如今人工智慧加速器、GPU 和移動處理器都在突破這些極限。”

除了 AI 和 HBM，5G、自主系統和邊緣計算的下一代邏輯器件也需要 EUV 在某些關鍵層上的解析度優勢。根本挑戰在於，儘管對 AI 晶片的需求呈指數級增長，但能夠生產基於 EUV 的晶片的晶圓廠數量仍然有限。

目前，只有五家半導體制造商在大規模生產中使用 EUV——臺積電、三星、英特爾、SK 海力士和美光。這些公司共同生產所有 5nm 邏輯和記憶體裝置，將 EUV 能力集中在少數幾家公司手中。

日本的 Rapidus 正在成為該市場的第六大參與者。該聯盟由八家成員組成，包括豐田、索尼、三菱日聯銀行、NTT、Denso、Kioxia、NEC 和軟銀，他們在位於日本北海道的 IIM-1 晶圓廠安裝了 ASML 的 NXE:3800E EUV 掃描器，計劃於 2027 年開始大批次生產。

儘管如此，EUV 的機會仍然有限。“真正的問題不是 EUV 是否有效——它確實有效，” Synopsys首席工程師 Larry Melvin 說。“挑戰在於最大的參與者之外的晶圓廠是否能夠證明成本是合理的。掩模技術、光刻膠化學和掃描器效率的每一次改進都有幫助，但如果沒有裝置和運營費用的根本性降低，EUV 仍將僅限於少數人。”

先進節點晶片需求的不斷增長已經超過了 EUV 產能，ASML 難以滿足訂單。臺積電的亞利桑那州晶圓廠、英特爾的美國和愛爾蘭擴建專案以及三星的德克薩斯州代工專案都需要更多的 EUV 產能才能實現今年和明年的大批次生產目標。這些擴建將進一步加劇供需缺口。

預計未來 5 到 7 年內，AI 晶片市場規模將增長至目前規模的至少 10 倍。[1,2,3] 臺積電 2nm 工藝的訂單積壓已延續到 2026 年。

作為EUV掃描器的唯一供應商，ASML一直在努力滿足需求，但多年的訂單積壓繼續限制新EUV生產線的擴張。該公司最先進的工具，如 NXE:3800E 和即將推出的 EXE:5000 高 NA 系統，已經提前數年分配給領先的半導體制造商。隨著對 AI 晶片、HBM 和先進移動處理器的需求呈指數級增長，現有的 EUV 生產線面臨著巨大的壓力，需要提高產量、良率和整體效率，以彌補行業受限的擴充套件能力。

政府支援的研究中心正在介入，以幫助彌補這一差距。比利時的 imec 和紐約州奧爾巴尼的 CHIPS 法案資助的 EUV 加速器等設施專注於推動 EUV 掩模技術、工藝控制和抗蝕劑化學的發展，以提高產量並降低每片晶圓的成本。Imec 在測試和驗證下一代掩模材料方面發揮了核心作用，這些材料可以提高特徵解析度，同時減少隨機缺陷。

EUV 加速器由聯邦政府投資 8.25 億美元支援，在美國採取了類似的方法，提供尖端 EUV 工具和研究平臺，以加速製造和行業採用。這些努力與私營部門的研發相結合，旨在攻克關鍵技術障礙，這些障礙繼續使 EUV 成為一項昂貴而複雜的工藝。

由於 EUV 的使用和成本限制，許多處於領先地位的晶圓廠正在轉向創新的光刻策略以保持競爭力。混合光刻（其中 EUV 僅用於最關鍵的層，而 193nm ArF、ArF 浸沒和 KrF（248nm）掃描器處理要求不高的特徵）已成為標準。多重圖案化技術（例如雙重和四重圖案化）已將 DUV 的範圍遠遠超出了其最初的能力，使晶圓廠無需進行 EUV 投資即可生產更小的特徵尺寸。此外，一些公司正在探索奈米壓印光刻 (NIL) 和特定層的自組裝圖案化，這些技術可以提供成本或解析度優勢。

Levinson 表示：“儘管 EUV 光刻技術在先進節點的關鍵層中得到了廣泛採用，但 248nm 和 193nm 光刻技術仍然被廣泛使用，甚至在前沿領域，也用於非關鍵邏輯層、NAND 快閃記憶體以及透過多重圖案化實現的一些緊密間距層。工藝控制和掩模技術的創新使 DUV 仍然是許多層的可行選擇，為晶圓廠提供了一種經濟高效的方式來擴充套件現有工具，而不是將所有工具都轉換為 EUV。”

展望未來，EUV 和高 NA EUV 無疑將推動先進節點半導體制造的發展，但即使 EUV 技術達到了成本和技術改進的門檻，從而證明更廣泛的行業採用是合理的，替代光刻方法仍將繼續發揮關鍵作用。

EUV 光刻技術面臨的最持久的技術挑戰之一是掩模基礎設施。與使用透射式掩模的傳統深紫外 (DUV) 光刻技術不同，EUV 掩模是反射式的，這一根本性轉變引入了許多新的故障模式。即使是微小的缺陷也會扭曲反射光並導致災難性的圖案化故障，從而增加缺陷率並降低產量。

為了緩解這些問題，研究人員正在改進多光束掩模寫入器、高透明度薄膜，並努力實現無缺陷掩模坯料。多光束電子束掩模寫入技術已經產生了重大影響，減少了建立高精度、無缺陷掩模所需的時間。傳統的單光束掩模寫入器速度慢且容易出現圖案錯誤，但多光束系統使用數千條平行電子束來加速生產，同時保持亞奈米精度。

薄膜技術（即掩膜上的保護層）也取得了顯著的進步。早期的 EUV 薄膜非常脆弱，傳輸效率低，降低了掃描器的生產率。新型碳基薄膜顯著提高了熱穩定性和傳輸率，延長了掩膜的使用壽命，且不會退化。這反過來又減少了頻繁更換掩膜的需要，而更換掩膜是一個昂貴且耗時的過程。此外，它還提高了晶圓之間的一致性。

“大部分成本（大約每片掩模板 10 萬美元）是由產量決定的，”萊文森說。“產量一直在提高，但價格仍然很高，因為掩模板製造商正在大力投資增加生產能力以滿足客戶需求。在某個時候，現有的客戶群將飽和。但就目前而言，成本仍然很高。”

掩模耐久性、圖案保真度和整體缺陷控制方面的進步有助於晶圓廠將 EUV 產量推向與更成熟的 DUV 技術相當的水平，但掩模成本仍然是一項沉重的財務負擔。該行業正在積極努力應對這些經濟挑戰和技術挑戰。

光刻膠材料仍然是實現 EUV 光刻的高產量和工藝穩定性的關鍵挑戰。幾十年來，化學放大光刻膠 (CAR) 一直是行業標準，但先進節點的酸擴散和隨機缺陷限制了它們滿足下一代半導體制造嚴格要求的能力。

“我們目前所處的階段是，改進光刻膠材料將變得非常困難，因為光刻膠分子的尺寸現在只佔特徵尺寸的一小部分，”獨立光刻專家 Harry Levinson 表示。“你不能簡單地將一種化學物質換成另一種。應對這一挑戰還需要每平方釐米有更多的光子來對抗光子散粒噪聲，這是一個基本的物理約束。”

隨著特徵尺寸進一步縮小，需要採用新方法來提高解析度、降低線邊緣粗糙度 (LER) 並提高靈敏度，同時保持工藝穩定性。但這些因素之間的權衡帶來了持續的工程挑戰。

Lam Research副總裁 Rich Wise 表示：“同時提供解析度、線邊緣粗糙度和靈敏度是一項真正的挑戰。你經常會看到只關注其中兩個而忽略第三個的結果，這會降低掃描器的生產效率。”

為了克服 CAR 的侷限性，業界正在探索幾種替代光刻膠平臺。一種選擇是金屬氧化物光刻膠 (MOR)，它在 EUV 波長下具有很強的吸收率，並且在較低厚度下具有更好的對比度。然而，傳統的 MOR 對工藝條件高度敏感，需要更高的劑量，從而帶來產量和產量挑戰。

Lam 推出了 Aether 幹光刻膠技術，該技術使用氣相沉積而非旋塗來施加 MOR。這增強了工藝控制，降低了隨機變異性，並提高了光子吸收效率，最終降低了劑量要求並提高了更精細間距下的圖案解析度。

Wise 在韓國半導體展的演講中表示：“儘管 EUV 掃描器功率、可靠性和數值孔徑方面的進展令人鼓舞，但光刻膠已成為直接印刷 EUV 發展的制約因素。目前旋塗的光刻膠難以滿足先進技術節點大批次製造 (HVM) 所需的嚴格靈敏度、解析度和缺陷率要求。”

另一種方法是 Irresistible Materials 開發的多觸發光刻膠 (MTR) 平臺。MTR 使用的分子比現有聚合物小約 10 倍，可實現更小的特徵尺寸和更高的解析度。與 CAR 不同，MTR 採用受控催化過程，可最大限度地減少酸擴散，同時保持較高的光子吸收率和靈敏度。

“EUV 的要求非常苛刻，沒有一種單一的光刻膠配方或工藝能夠完全滿足不同裝置型別和層的各種需求，”Bettadapur 說道。“工藝相容性、延遲容忍度和線寬粗糙度仍然是需要不斷改進的領域。”

MOR 和 MTR 都各有優勢，但它們也具有晶圓廠必須解決的獨特工藝敏感性。

Brewer Science高階技術專家 Douglas Guerrero 表示：“不同型別的光刻膠面臨不同的挑戰。對於化學放大光刻膠，降低焦深 (DOF) 需要更薄的薄膜。隨著薄膜變薄，對比度將低於現有光刻膠，同時粗糙度也會增加。金屬氧化物光刻膠即使在較低厚度下也具有良好對比度的優勢。它表現出良好的解析度能力，但對工藝的敏感性是一個難以控制的挑戰。”

除了解析度和 LER 之外，缺陷率仍然是一個關鍵問題，它直接影響 EUV 在大批次製造中的可行性。光刻膠中即使很小的缺陷也會導致圖案化失敗、產量損失和成本增加。

Brewer Science 業務開發經理 Daniel Soden 表示：“缺陷率是需要最佳化和控制的重要引數，以確保工藝可擴充套件性並引入裝置製造。良好的光刻效能是關鍵，但缺陷率需要保持較低且穩定，以確保高工藝產量並充分發揮 EUV 光刻的優勢。”

追求更低缺陷率的動力推動了材料淨化和過濾技術的進步，但隨著底層從 25 至 30 奈米縮小到 1 至 10 奈米，聚合物設計和新增劑功能變得比以往任何時候都更加重要。從長遠來看，光刻膠創新將需要材料科學的根本性轉變。

“我們需要分子級控制，”格雷羅說。“我們正在研究厚度不超過幾百個分子的薄膜，其中每個原子都很重要，並對材料的特性產生影響。體積行為將不再對整體材料特性產生影響。分子設計和定位需要達到埃級精度。”

隨著半導體制造商向高 NA EUV 過渡，這些材料限制將變得更加明顯，需要突破分子工程界限的新型光刻膠和底層。雖然目前沒有一種光刻膠平臺能夠滿足所有 EUV 要求，但 CAR、MOR、MTR 和幹光刻膠的不斷進步代表瞭解決 EUV 最緊迫的材料挑戰的多種途徑。

除了對掩模和光刻膠進行物理改進外，晶圓廠越來越依賴 AI 和機器學習來最佳化工藝控制、缺陷檢測和提高產量。Tignis 和 Synopsys 等公司處於整合 AI 驅動計量工具的前沿，這些工具可以即時分析工藝變化並糾正影響產量的變化。

Tignis解決方案工程總監 Boyd Finlay 表示：“先進的光刻技術有超過 1,000 種裝置和工藝引數需要進行特性描述和監控，以確保質量結果。我們的自動化一鍵式關聯引擎已被證明可以顯示多層變數，因為它們會影響 CD 以及其他感興趣的響應因素。然後，這些複雜的資料關係會自動合併到我們的低程式碼語言（數字孿生查詢語言，即 DTQL）演算法中，這些演算法可以安排用於基於 AI 的流程監控和控制策略。”

這些 AI 驅動的系統允許晶圓廠根據即時資料動態調整掃描器引數，最佳化曝光劑量、對準公差和抗蝕劑烘烤條件，以減少變化。經過數千片晶圓訓練的機器學習模型可以識別隨機缺陷的趨勢，並在導致代價高昂的產量損失之前提出糾正措施。

Finlay 表示：“這加速了 EUV 開發學習週期，實現了一次成功圖案化，同時為我們的客戶提供快速的按需故障排除。我們的解決方案還可以最佳化多步驟工藝，例如光刻和蝕刻，將 AI 的優勢擴充套件到單一工藝之外，以改善疊層誤差等工藝問題。”

隨著 EUV 的採用規模不斷擴大，人工智慧驅動的過程控制將成為成功最大化掃描器吞吐量的晶圓廠與那些難以應對持續變化的晶圓廠之間的關鍵區別。

EUV 最大的成本驅動因素之一是光源。EUV 光刻依靠高能雷射源產生波長為 13.5 nm 的極紫外光。這些光源效率低下，大部分能量在到達晶圓之前就損失了。

ASML 的最新一代掃描器每臺系統耗電數百千瓦，這意味著巨大的運營成本。雖然已經取得了一些功耗方面的改進，但還需要進一步的進步才能使 EUV 成為二線晶圓廠的可行選擇。

Synopsys 的 Melvin 表示：“可能需要一個變電站來為 EUV 掃描器組供電。EUV 曝光鏡頭過去需要大約 100 千瓦的電能。這種情況已經有所改善，但電源效率仍然是一個主要問題。”

這在很大程度上是由於 EUV 掃描器包含 6 個鏡子。“光路中的鏡子越多，能量損失就越多，”Melvin 說。“每個鏡子吸收大約 40% 的穿過它的光，因此當它到達晶圓時，只剩下一小部分原始能量。”

勞倫斯利弗莫爾國家實驗室 (LLNL) 的研究人員正在探索替代的雷射驅動等離子源，以顯著提高 EUV 功率效率。他們的工作旨在降低產生 EUV 光子所需的能量，從而降低每片晶圓的成本，同時保持產量。此外，高亮度雷射源將來可以實現更緊湊、更經濟高效的 EUV 工具。

勞倫斯利弗莫爾國家實驗室先進光子技術組組長 Brendan Reagan 表示：“EUV 光刻技術已經突破了現有雷射驅動等離子源的極限，找到提高轉換效率和可擴充套件性的方法至關重要。”

LLNL並未使用傳統的 CO 2雷射器來產生 EUV 光所需的等離子體，而是開發了二極體泵浦固態雷射器 (DPSSL)，這種雷射器的電氣效率更高，總體功耗更低。這些雷射器在較短的紅外波長下工作，提高了產生 EUV 光的錫滴的吸收率，從而提高了光子轉換效率。

“雖然二氧化碳驅動的 EUV 光源為行業提供了良好的服務，但它們本質上效率低下，電光轉換效率僅為個位數百分比，”Reagan 說道。“我們認為銩基系統的效率可以提高 5 到 10 倍，大大減少能源浪費，同時保持大批次光刻所需的功率水平。”

透過最佳化這一過程，LLNL 的方法可以降低能源成本和散熱量，從而有可能實現更緊湊和模組化的 EUV 系統。理論上，DPSSL 發出的低能量脈衝還可以減少薄膜的熱應力，延長其使用壽命並降低掩模汙染事件的頻率。然而，對薄膜耐久性的影響還取決於峰值脈衝能量、重複率和掃描器內的散熱動態等因素。這些領域仍需進一步研究。

LLNL 高強度雷射驅動源負責人 Jackson Williams 表示：“從概念驗證轉向工業解決方案需要克服幾個障礙，包括整合到現有的 EUV 源設計中。半導體行業厭惡風險是可以理解的，因此任何新的雷射源都必須與現有的 EUV 步進光學系統和基礎設施無縫整合。使用不同的雷射前端同時保持現有 EUV 系統的大部分不變的能力可以使這一轉變更加可行。”

與此同時，沖繩科學技術研究所 (OIST) 正在採取不同的方法，研究如何提高掃描器本身的光子利用率。其研究針對的是反射鏡系統中的光學損耗，該系統目前吸收了相當一部分可用的 EUV 能量。透過最佳化鏡面塗層和減少光學像差，研究人員希望增加到達晶圓的光的百分比，從而提高工具效率並減少曝光時間。

要使 EUV 擴充套件到全球最大晶片製造商之外，就需要採用替代的商業模式和基礎設施戰略來克服高昂的實施成本。

“不僅僅是曝光工具，”萊文森說。“生產線上的所有其他裝置都需要投資，比如用於掩模檢查的裝置，這會帶來巨大的財務風險。”

最後，在 imec 和 CHIPS 法案資助的 EUV 加速器等研究中心共享 EUV 基礎設施，可以提供一種協作式的商業化方法。將這些努力從研發擴充套件到生產合作夥伴關係，可以讓無晶圓廠半導體公司和小型代工廠獲得 EUV 技術，而無需承擔專用 EUV 生產線的全部成本負擔。

“需要採取類似晶片的策略來實現 EUV 的後續採用者，”Melvin 表示。“專門生產 I/O 晶片和記憶體晶片的晶圓廠可能會擁有強大的市場，這些晶片會被整合到多種最終產品中，而不是每家晶圓廠都試圖證明全節點 EUV 的採用是合理的。”

每種模式都代表著擴大 EUV 應用的潛在解決方案，但都依賴於成本降低、工藝控制和基礎設施開發的持續進步。對基於 EUV 的晶片的需求只會加速增長，而該技術能否超越行業最大的參與者將決定半導體制造的下一階段。

EUV 光刻技術的未來之路取決於不斷增長的需求與行業擴充套件能力之間的競爭。下一代先進節點處理器將為人工智慧驅動的資料中心、自主系統和高頻寬計算提供動力，將製造能力推向極限。滿足這一需求需要的不僅僅是漸進式的改進。這將需要從根本上改變 EUV 的部署和訪問方式。擴大 EUV 工具的供應、提高成本效率以及開發創新的掩模生產和工藝控制方法將決定該技術在行業最大參與者之外的廣泛應用範圍。

為了跟上步伐，該行業必須加速光刻膠材料的突破，改進高產量工藝控制，並突破節能光源的界限。推動 EUV 的廣泛採用還需要新的業務和製造模式，使小型晶圓廠能夠將先進的光刻技術整合到其生產流程中。EUV 已經重塑了半導體制造業。它的下一步發展將決定該行業如何擴大對這一關鍵技術的使用。

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。