美國晶片，憑啥領先？

公眾號記得加星標⭐️，第一時間看推送不會錯過。

美國在半導體技術領域的領導地位對經濟和國家安全至關重要。

為了贏得技術領導地位的競爭，以及半導體賦能的關鍵行業，例如人工智慧、高效能計算、先進通訊、量子、能源、國防、醫療技術和交通運輸，美國必須重新鞏固其作為半導體創新中心的地位。根據《2021財年國防授權法案》設立並由《晶片與科學法案》資助的聯邦研究專案，正在努力應對該行業、其技術以及最重要的創新運作方式的不斷變化的特性。這些投資正開始彌補美國半導體競爭力、韌性和供應鏈安全方面的具體差距。而且，這些投資是在行業劇烈變革正在重新調整創新格局的關鍵時刻進行的。

關鍵要點

為了贏得全球技術領導地位的競爭，美國必須保持其在半導體創新領域的領先地位。

CHIPS 研發專案有潛力實施一項積極、全面且與行業保持一致的戰略，該戰略反映了行業最新的創新軌跡。

這些專案在向獲獎者部署資源方面取得了進展，其中多個專案目前正在進行中。這些專案已開始開發所需的基礎設施，小型場地和大型設施的最終合同已簽訂，目前正在進行合同談判。需要取得更多進展，以制定符合行業優先事項和大批次生產需求的研究議程，並開始實施該議程。

隨著這些專案的持續實施，它們必須維持在適當的水平，並保持對以行業為導向的規劃的承諾。

加大研發投入，應對日益激烈的創新領導力競爭

近年來，世界各國政府——無論是盟國還是競爭對手——都在為爭奪先進的半導體研發資源展開激烈競爭，因為他們深知，尖端研究的開展地決定了最尖端企業的增長地。聯邦政府透過晶片研發辦公室（CRDO）資助的半導體研究專案，承諾實施一項雄心勃勃、全面且與行業協調一致的戰略，以確保最尖端的半導體技術在美國開發、在美國製造，並造福美國經濟。CRDO專案正在使這些創新資產的獲取更加民主化，而如果沒有公共資金，這些資產將無法獲得。本文回顧的CRDO專案如下：

研發投資將長期保持美國製造業領先地位

晶片研發專案 (CHIPS) 是對美國國內半導體制造產能 5400 億美元投資的重要補充。過去，該行業的產品週期以兩年為一個週期。然而，隨著行業向新型創新戰略轉型，產品週期正在加速。美國必須贏得全球半導體創新核心的競爭，才能保持這些國內設施長期處於領先地位。此外，核心研發與發展辦公室 (CRDO) 專案的行業驅動性質旨在支援美國半導體供應鏈的持續振興，這與政府提升美國創新和製造競爭力的優先事項相一致。此外，與旨在投資早期技術的傳統政府資助專案不同，CRDO 專案肩負著獨特的使命，即在短期內啟用大規模生產所需的技術。

半導體研究專案的重要性

隨著這些研究專案的不斷推進，它們有望應對半導體行業面臨的創新挑戰，並推動整個計算堆疊的進步。

一、摩爾定律及未來發展趨勢

近年來，半導體創新的全新途徑層出不窮，需要新的合作和技術開發方法。在過去的幾十年裡，計算效能的提升主要透過“微縮”來實現——將晶片上的功能最小化，以便在單個矽片上容納更多電晶體。因此，“摩爾定律”預測，晶片上的電晶體數量將每兩年翻一番，同時成本也會下降。幾十年來，這種創新模式取得了顯著的成果，摩爾定律的步伐至今仍在繼續。然而，新的創新前沿為先進邏輯、儲存器和模擬器件的計算效能的飛躍發展帶來了巨大的希望。這些新方法超越了摩爾定律，並呼籲“全棧”戰略——在軟體、材料、設計、架構和封裝方面進行創新——並要求整個價值鏈的協作。同時，對於越來越多的應用（例如工業、醫療裝置、汽車等領域的某些終端用途），效能不再僅僅由電晶體的數量來衡量；相反，新的解決方案為新的終端市場帶來了新的價值主張，例如超低功耗、高頻寬、在更高電壓下工作的能力、在更高溫度下更高的穩定性或更低的延遲。

二、聯邦投資助力創新

客戶的新需求正在重新定位和拓展半導體行業的創新方式，而晶片研發專案 (CHIPS) 旨在提供必要的基礎設施和協作研究平臺，以確保美國半導體生態系統在各個創新維度上保持領先於全球競爭對手。

作為聯邦政府支援的研究專案的補充，這些新專案填補了美國半導體生態系統的空白，允許激烈的行業競爭對手在競爭前的協作空間中共同應對重要的創新需求。

這些專案框架以行業領袖和技術路線圖為指導，使國家應用關鍵技術專案 (NAPMP)、國家科學技術委員會 (NSTC)、美國智慧技術與創新計劃 (SMART USA) 和計量學 (Metrology) 能夠為國家帶來巨大而快速的影響，同時確保美國在未來的技術競賽中領先於全球競爭對手。這些專案的資金總額約為110億美元，五年分配如下：

為了在全球半導體創新競賽中有效競爭，這些專案必須維持在適當的水平。維持適當的資金水平將確保這些專案擁有足夠的資源開展工作，並與行業合作伙伴建立牢固的聯絡。

三、晶片研發專案概述

美國商務部管理的四個專案旨在滿足美國半導體行業不斷發展的技術發展需求。這些專案在編制過程中充分考慮了行業的意見，而持續的行業洞察對於確保這些專案始終與行業合作伙伴保持密切聯絡至關重要。這些專案概述如下，更多詳細資訊請參閱本報告的其餘部分。

透過先進封裝技術進行創新

先進封裝是一種新型半導體技術，有望加速人工智慧和高效能計算（AI 和 HPC）領域最強大晶片的效能提升。它還將促進更快速、更經濟地設計和製造可定製系統，以滿足高混合、小批次市場的需求，例如對國家安全至關重要的國防應用。過去，最先進的晶片效能受限於單個二維矽片（即“系統級晶片”，SOC）上能夠實現的功能。

現在，先進封裝技術使晶片系統的各個元件能夠單獨製造，然後再整合到單個封裝中，最終提高整個晶片的總矽含量（從而提高計算能力）。傳統封裝不會直接影響晶片效能，而先進封裝如今已成為提升計算效能的關鍵手段。此外，透過分別製造晶片的不同元件，晶圓廠能夠簡化製造流程，提高工廠產量和良率，並實現更持續的創新和產品改進，因為系統的所有元件不再需要一起設計和製造，從而提高盈利能力。

雖然最早的先進封裝技術現已投入商業市場，但其大部分潛力仍未顯現——而這一關鍵領域的全球領導地位也懸而未決。美國目前面臨著封裝供應鏈的嚴重短缺，其組裝、測試和封裝產能僅佔全球的4%。鑑於先進封裝在推動計算效能方面的作用即將上升，現在正值美國大力發展先進封裝，並抓住這個不斷增長的高附加值領域，為美國培育產能的絕佳戰略時機。

美國國會認識到半導體封裝創新的重要性，並設立了國家先進封裝製造計劃 (NAPMP)，旨在“加強國內生態系統中半導體先進測試、組裝和封裝能力”（15 U.S.C. 4656(d)）。該計劃由美國國家標準與技術研究院 (NIST) 牽頭，重點關注對公眾利益至關重要的封裝應用，即人工智慧 (AI) 和高效能計算 (HPC)。NAPMP 正在與其他專案（包括美國國防部高階研究計劃局 (DARPA) 的下一代微電子製造計劃）進行廣泛協調，以投資半導體和人工智慧生態系統。

NAPMP 的使命是制定一項整體戰略，以解決這些緊迫的挑戰，並促進國內先進封裝產業的蓬勃發展。NAPMP 戰略圍繞六個已確定的研究領域構建：

1. 材料與基板

2. 裝置、工具與工藝

3. 電力輸送與熱管理

4. 光子學與聯結器

5. 協同設計、EDA 及

6. Chiplet 生態系統

附錄一詳述了六個研發重點領域及其對半導體創新的重要性。截至2025年6月，NAPMP已敲定3億美元的資金用於其首個研發資助專案，重點關注材料和基板領域。此外，該專案還簽訂了一份價值11億美元的合同，用於建立其旗艦專案先進封裝試點設施（APPF）。該設施將與位於亞利桑那州的國家技術中心（NSTC）試點設施共址並協同運營。業界也在熱切等待關於另外五個研發專案的資助決定，但最終的資助金額（總額達16億美元）尚未公佈。

APPF將投資於整合製造先進封裝工藝流程，以便新技術能夠在商業化的封裝規模上得到驗證。在該設施中驗證創新的可行性將大大降低技術開發過程中的風險，並使其能夠更高效地整合到商業化的先進封裝運營中。隨著 APPF 計劃的發展，需要與業界持續合作，以確保該設施成功建立強大的美國先進封裝行業。

創新全半導體技術棧

半導體行業的創新日益強調協作，NSTC 旨在為整個美國半導體生態系統建立長期的研發資源，使成熟的行業參與者、初創企業和學術界能夠在國內取得廣泛成功。幾十年來，計算機硬體創新和計算機軟體創新一直處於相對獨立的迴圈中。硬體供應商透過整合更多電晶體來製造更強大的處理器，而軟體供應商則編寫程式來執行客戶的計算工作負載。

如今，該行業嚴重依賴新的“全棧”解決方案，以便更好地定製硬體和軟體，最終交付效能和效率更高的整合系統。事實證明，這種創新策略是有效的，但它需要參與者在整個計算棧和整個價值鏈中加強協作。其他地區（例如歐洲、日本、中國臺灣、新加坡、中國大陸等）已大力投資國家半導體研究聯盟，以促進此類創新，但美國的成功和進步速度將取決於我們能否利用新的環境、工具和基礎設施在國內擴大協作創新規模。

NSTC 成立的宗旨是“開展先進半導體技術的研究和原型設計，並發展國內半導體勞動力隊伍，以增強國內供應鏈的經濟競爭力和安全性”（15 U.S.C. 4656(c)）。國會指示 NSTC 以“公私合作聯盟”的形式運作，私營部門和聯邦研究機構均參與其中。為了確保 NSTC 的長期成功並獲得持續的行業支援，其運作必須持續響應行業技術優先事項。

美國商務部指定 Natcast（美國國家半導體技術進步中心）作為專門的非營利組織，負責運營 NSTC，並透過一項長期資助協議提供 63 億美元資金。NSTC 的三大總體目標是：

• 擴大美國的技術領先地位；

• 減少原型設計和製造的時間和成本；

• 建立並維持半導體勞動力發展生態系統。

作為公私合作專案，NSTC 的工作由美國商務部和由半導體供應鏈各環節頂尖技術專家組成的專家技術顧問委員會共同指導。為了提供實現這些目標所需的基礎設施，NSTC 正在建設三個主要設施，下文將簡要介紹。更詳細的描述請參見附錄二。

1. 原型設計和先進封裝試點設施：NSTC 致力於將新型製造和先進封裝技術規模化，使其具備商業應用價值，並促進“實驗室到工廠”的轉型。新技術通常始於學術界，並以小規模和低產量進行演示。一旦概念驗證完成，就必須開展大量的開發工作，使技術成熟，以便在商業市場中部署。事實上，如果不將晶圓送入完全整合的製造流程並測量其整體效能，就無法評估一項新技術的價值。原型設計和先進封裝試點設施將為這一能力提供完整、整合的製造流程。該設施將位於亞利桑那州立大學研究園區。初步計劃於2026年在亞利桑那州立大學啟動，新設施將於2028年底竣工。

2. EUV加速器：極紫外 (EUV) 光刻技術已被證明是製造先進半導體不可或缺的重要工具，EUV光刻技術（以及其繼任者高數值孔徑 (NA) EUV光刻技術）的持續發展對於行業跟上尖端製造技術的發展至關重要。同時，相關行業中支援光刻技術的領域也必須同步推進其技術發展。國家半導體技術委員會 (NSTC) EUV加速器的任務是讓這一重要工具的使用更加普及，並支援整個行業共同開發創新，更快地將新的EUV技術推向市場。該設施預計將於2025年夏季投入使用。

3.設計協作設施 (DCF：Design Collaboration Facility)：確定晶圓上數十億個電晶體的佈局以執行大規模計算工作是一項極其複雜的任務。半導體價值鏈的設計環節包括開發電子設計自動化 (EDA) 軟體的公司、組裝設計模組庫以用於晶片設計的 IP 提供商，以及使用 EDA 軟體和 IP 模組設計完整晶片系統的無晶圓廠公司。DCF 將支援設計研發，並配備一個全新的“設計使能閘道器”，透過集中訪問 EDA 軟體和資料庫，降低晶片初創企業的門檻。透過利用國家半導體技術委員會 (NSTC) 及其成員的集體購買力，DCF 將加快研發進度，並顯著降低與實驗晶片和架構的設計和開發相關的不斷增長的成本。該設施預計將於2025年夏季投入使用。

與其他旨在支援在《晶片法案》授權到期前到期的定期研究計劃的晶片研發專案不同，NSTC的使命和活動旨在超越《晶片法案》，並長期獲得私營部門資金的支援。儘管在制定技術議程方面仍有大量工作要做，但NSTC正在啟動長期專案和架構，以在未來數十年內成為半導體行業研究聯盟。

利用數字孿生技術創新

SMART USA（基於孿生技術的半導體制造高階研究機構）是一家新成立的美國製造業研究所，旨在推動美國半導體產業價值鏈中的數字孿生技術發展。數字孿生是物理系統的虛擬表示，並保持即時連線。這種架構使工程師能夠虛擬地（使用真實資料流）模擬和最佳化流程，然後將結果直接應用於物理系統，而無需像物理試驗那樣受到資源密集度和時間限制。最終，數字孿生技術能夠賦能數字領域的更多創新，利用人工智慧降低開發成本，並加速技術上市，領先於全球競爭對手。

數字孿生可以在多個層面建立。單個製造步驟可以進行孿生，以快速最佳化晶圓加工條件。在更廣泛的層面上，可以對製造流程中的關鍵“層”（用於圖案化特徵的少數相關步驟）進行孿生，以瞭解如何協同最佳化這些步驟，從而形成更好的晶片。整個晶圓廠也可以進行孿生，以最佳化整個工廠的運營。透過在這些不同層面建立數字孿生，SMART USA 的目標是將美國晶片研發和製造成本降低 40% 以上，並將開發週期縮短 35% 以上。

SMART USA 研究所的主要舉措包括：

建立“數字骨幹”——一個用於開發、測試和部署數字孿生的國家級平臺。
建立行業標準，以確保數字孿生開發和使用的互操作性、安全性和一致性。
建立一個由晶圓廠、封裝、組裝和測試中心組成的國家級共享設施網路，以支援應用研究。
推出一個數字市場，供各組織共享和交流數字孿生技術、資料和最佳實踐。
透過課程開發和培訓，擴大具備數字孿生能力的勞動力隊伍，利用數字孿生技術為超過10萬名半導體工人做好準備。

透過這些舉措，SMART USA 成員將為行業打造美國首個安全、經過驗證且可互操作的數字孿生庫。這些數字孿生庫將使人工智慧和高效能計算能夠直接在晶圓廠車間整合，並促進製造商、裝置供應商和供應商之間的即時協作，從而打造一個更加敏捷、高效和創新的行業。

除了 2.85 億美元的聯邦資金外，SMART USA 還獲得了來自行業和學術合作伙伴超過 7 億美元的非約束性承諾，五年內總投資超過 10 億美元。SMART USA 將聯合美國頂尖研究人員和創新機構，共同致力於打造強大、有競爭力且可持續發展的國內半導體制造生態系統。

計量：透過精度、驗證和

數字資產實現創新

在晶片上圖案化更小特徵的能力，以及將多個晶片堆疊在一起實現三維異構整合的能力，有望提升半導體產品的效能。然而，鑑於行業對絕對精度的要求及其對誤差的極高容忍度，製造商依賴於快速、準確、精確地表徵新特徵並評估其產品價值的能力。

例如，隨著特徵尺寸的減小，我們工具的解析度也必須降低，同時又不影響測量的保真度。此外，由於我們將多個元件堆疊在一起用於先進封裝應用，製造商必須能夠在將更多元件投入封裝之前驗證結構完整性和埋置介面處的粘附性等指標。

半導體計量是一門測量晶片物理特性和電氣特性的科學。 CHIPS計量專案正在進行一系列高影響力的投資，旨在提升行業對非破壞性工廠工藝以及實驗室工藝開發和故障分析進行關鍵測量的能力。

這些投資包括在NIST開發新工具功能的硬體專案，以及生成參考文獻、資料集和軟體庫等數字資產。為了實現《CHIPS法案》的最終目標，計量專案正在激勵大學、聯邦實驗室的科學家、初創企業和企業，在國內推動世界領先的測量科學發展。

贏得晶片創新的辦法

隨著半導體行業創新路徑的演變，美國的研究專案也必須隨之發展，才能在新的創新格局中引領潮流，並與全球挑戰者競爭。聯邦研究專案歷來能帶來顯著的投資經濟回報，而正在實施的半導體研究專案有望推動創新、提升競爭力，並增強美國的經濟和國家安全。

全球各地正在湧現出合作研究聯盟，以構建加速下一代微電子技術發展所需的協同效應。總而言之，晶片研發專案 (CHIPS) 正在努力為美國半導體行業打造基礎設施和能力，使其能夠參與全球競爭所需的合作和技術開發，並確保美國在未來技術領域的領先地位。為了滿足新興的創新正規化，聯邦政府資助的半導體研究專案對於增強美國半導體行業競爭力的整體戰略仍然至關重要。

隨著這些專案在初步進展的基礎上不斷發展，它們必須確保：

持續響應行業優先事項；
建立一系列面向大批次生產的專案；
明確研究議程，以提升美國在整個行業的競爭力；以及
相互協調，確保工作協調一致。

這些專案開局良好，與行業進一步合作將確保它們兌現推動美國半導體創新的承諾。

附錄一：國家先進封裝製造計劃

(NAPMP) 專案描述

NAPMP 圍繞六大研發重點和一個整合設施構建。以下概述了各重點領域及其對半導體創新的重要性：

1.材料和基板：

將來自不同晶圓的一組元件整合在一起，使其能夠協同執行以處理計算工作負載，是一項艱鉅的挑戰。理想情況下，這些元件不會作為一組離散元件執行，而是作為一個單一系統執行，元件之間的界限模糊且無關緊要。資料和電源必須能夠在不同元件之間快速高效地傳輸。中介層是一種基板，其具有高度的電氣互連、熱管理材料和結構安裝硬體，這些硬體已沉積在基板上（玻璃、矽、有機），以便“晶片集”能夠更快速、更高效地整合。一般而言，連線不同元件的互連越多，元件之間的距離越“近”，這些元件就越能作為一個單一系統執行。

2.裝置、工具和工藝：

需要新的工廠工裝來準備基板和中介層、安裝晶片/晶片集、在晶圓廠測量這些工藝以確保質量、封裝這些新系統以及建立電氣連線。

3.供電和熱管理：

在傳統的二維封裝中，熱量透過晶片頂部散熱，但隨著晶片集堆疊在一起，透過晶片集頂部散熱已不再可行。為了防止晶片過熱，需要新的方法將廢熱從封裝中排出。

4.光子學和聯結器：

傳統的半導體技術歷來以電子方式在整個系統中傳輸資料。然而，透過金屬線/聯結器傳輸電子會產生大量廢熱，這可能會損壞元件。將數位電子訊號轉換為模擬光子訊號可以實現更快的資料傳輸（甚至可以同時透過單個聯結器傳輸多個訊號），而不會產生令人頭疼的熱量。這一進步為先進封裝帶來了重大機遇。

5.晶片集生態系統：

隨著先進封裝技術的發展，以及業界越來越擅長將各種晶片集整合到一個封裝中，專用晶片集的開發將有更多機會在晶片集市場中競爭。這些晶片集將涵蓋廣泛的用例和終端市場。

6.協同設計和電子設計自動化 (EDA)：

先進封裝技術的出現顯著提升了設計自由度（例如堆疊、異構整合和更大的封裝尺寸）以及新封裝的選擇。EDA 軟體必須隨之發展，以最佳化這些新封裝的設計。

附錄二：國家半導體技術中心

(NSTC) 設施描述

NSTC 正在建設三個主要設施，以提供推進大規模商業化技術試點和原型設計工作所需的基礎設施和能力。以下是每個設施的描述：

1. EUV 加速器

隨著先進邏輯處理器和儲存器技術的特徵尺寸不斷減小，業界開始在其本已冗長的製造流程中增加更多步驟，以便能夠對更小的電晶體進行圖案化（即多重圖案化光刻）。對於半導體制造商而言，這意味著在工廠生產過程中需要儲存更多庫存、新增工裝模組、增加潔淨室面積以容納這些工具（這已經是建造這些工具中最昂貴的建築面積），以及需要更多技術人員和工程師來操作這些工具。而且，隨著製造流程步驟的增加，出錯的可能性也隨之增加——在一個以精確和不容差錯著稱的行業中——這會影響產量和盈利能力。 EUV 光刻技術的發展顯著減少了對多重圖案化的需求，簡化了製造流程，並提高了即使是最小特徵尺寸的良率，最終有助於提供更先進的晶片並實現企業可持續發展。

為了使行業能夠跟上摩爾定律的步伐，製造出越來越小的電晶體特徵，EUV 光刻技術的持續進步至關重要。同時，支援光刻技術的相關行業也必須同步推進其技術發展。例如，必須開發能夠提供奈米（甚至亞奈米）長度尺度解析度的新型光刻膠。一旦光刻膠開發完成，工具製造商必須設計出如何在晶圓表面非常均勻且薄地沉積新型光刻膠的技術。最後，計量公司需要弄清楚如何以行業要求的精度來測量所有這些引數。NSTC EUV 加速器將發揮關鍵作用，支援整個行業共同開發創新，並將新的 EUV 技術推向市場。

EUV加速器將落戶奧爾巴尼奈米技術中心，該中心將成為北美唯一一家擁有高數值孔徑 (NA) EUV光刻技術的公共研究中心。高數值孔徑 EUV 光刻技術的標價約為 3.5 億美元，是實現尖端處理器圖案化的關鍵和先進製造工具。NSTC 將透過這項前所未有的工具實現普及，為眾多美國初創企業提供寶貴的使用渠道，助力其在國內市場建立領導地位。此外，安置和維護這樣的工具成本高昂。將 EUV 加速器落戶該中心，NSTC 找到了一種降低資本支出和加速此類資源利用的重要途徑。負責運營該中心的紐約州創新與技術中心 (NY CREATES) 預計將從 NSTC 獲得 8.25 億美元資金。該設施計劃於 2025 年夏季投入運營。

2. 設計與協作設施

確定晶圓上數十億個電晶體的佈局以執行復雜的計算工作負載是一項極其複雜的任務。半導體價值鏈的設計環節包括開發電子設計自動化 (EDA) 軟體的公司、組裝設計模組庫以用於晶片設計的 IP 提供商，以及使用 EDA 軟體和 IP 模組設計完整晶片系統的無晶圓廠公司。此外，該行業環節處於硬體提供商和軟體提供商之間的紐帶，對全棧創新至關重要。

NSTC 設計與協作設施將支援設計研發，並配備一個全新的“設計使能閘道器”，透過集中訪問 EDA 軟體和資料庫，降低晶片初創企業的門檻。透過利用 NSTC 及其成員的集體購買力，DCF 將加快研發進度，並顯著降低與實驗晶片和架構的設計和開發相關的不斷增長的成本。該設施還將成為國家半導體技術中心（NSTC）人才卓越中心的核心。該中心將投資2.5億美元，用於培養不同教育水平和學科的半導體人才（包括技術人員、工程師和研究人員），以解決晶片行業預計出現的人才短缺問題。這座由Natcast運營的設施還將容納NSTC的核心行政職能，該設施位於矽谷中心地帶，預計將於2025年投入運營。

3. 原型設計和先進封裝試點設施

NSTC還將在最先進的研發環境中，將新技術擴充套件到商業應用，並促進新材料、器件和先進封裝解決方案從實驗室到工廠的轉型。新技術通常始於學術領域，並以相對較小的規模和較低的產量進行演示。概念驗證完成後，必須進行大量的開發工作，使技術成熟，然後才能進入市場。例如，在半導體裝置中，晶圓的均勻性、批次一致性、生產率以及許多其他問題都必須經過最佳化，才能將裝置視為“成熟”。同時，新技術為晶圓帶來的價值必須與市場願意支付的價格相協調。研發團隊必須解決科學和經濟問題，才能證明新技術的合理性。通常，如果不將晶圓送入完整的整合製造流程並測量其整體效能，就無法正確評估其價值。

原型設計和先進封裝中試設施將提供開發和擴充套件技術以實現商業價值的能力，並將容納完整的整合製造流程，以便對技術進行充分驗證。該設施將位於亞利桑那州立大學研究園區。亞利桑那州立大學的初步活動將於2026年開始，新設施的建設將於2028年底完工並投入運營。儘管仍有大量工作要做，但NSTC已經吸引了近150家成員，其中包括領先的晶片公司和大學，並有望在未來幾年成為美國領先的半導體研究聯盟之一。

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。

END

今天是《半導體行業觀察》為您分享的第4080期內容，歡迎關注。

推薦閱讀

★外媒：美國將提議禁止中國製造的汽車軟體和硬體