公眾號記得加星標⭐️，第一時間看推送不會錯過。
過去幾十年，全球晶片架構的演進經歷了三次關鍵轉折，PC時代x86憑藉封閉生態壟斷市場，移動時代ARM以“公版授權”降低設計門檻廣受歡迎，而在如今的AI與萬物互聯時代，RISC-V以其開源、精簡、可擴充套件的特性以及低成本優勢成為全球晶片產業變革的新引擎，市場應用與潛力巨大。
經過十幾年發展，RISC-V已在物聯網和嵌入式領域實現了規模化落地。隨著其效能的長足進步，近年來RISC-V逐漸將目光投向AI、資料中心、智慧汽車等高效能計算市場。
RISC-V熱鬧背後的“標杆性空白”
然而，從行業現狀來看，RISC-V在高效能領域的突破呈現一種“雷聲大雨點小”的感覺。儘管近兩年RISC-V在高效能領域的探索熱度攀升，但真正能與ARM、x86抗衡的標杆性產品仍未出現。
當前RISC-V陣營的“第一梯隊”——如SiFive的P870-D、達摩院的C930、開芯院的第三代“香山”處理器核等，相較於ARM與x86架構主流產品，整體效能仍落後一個身位。
“更關鍵的是，國內真正量產的高效能RISC-V晶片產品還未落地”，知合計算CEO孟建熠指出，效能上的滯後，或將引發一系列的連鎖反應。
“硬體是軟體生態的地基，地基不牢，生態自然難穩。”孟建熠解釋道，當RISC-V缺乏高效能標杆產品時，作業系統、商業應用軟體的適配動力會大幅下降——開發者不願為“小眾且效能不足”的架構投入大量資源，導致軟體生態進展緩慢；而軟體的缺失又會讓企業客戶對RISC-V持觀望態度，進一步壓縮硬體廠商的商業化空間。
而打破這種惡性迴圈的關鍵，首先是讓RISC-V在效能上實現追趕。因為只有先在晶片效能上追上主流架構，才能讓軟體開發者和企業客戶看到RISC-V的潛力，以標杆產品落地帶動上下游企業聯動，進而驅動生態的正向迴圈。
從物聯網領域的“輕量級玩家”到高效能計算的“挑戰者”，RISC-V亟待一場關鍵蛻變。這也是知合計算、Tenstorrent、Ventana等RISC-V廠商集中發力的核心目標。
“通推一體”，知合計算“阿基米德”
亮相RISC-V中國峰會
在上述時代背景和產業趨勢下，2025年7月17日，知合計算在第五屆RISC-V中國峰會上正式公佈了其新一代高效能RISC-V核心的技術進展，併發布“阿基米德”系列通推一體CPU產品。
孟建熠表示，作為最具創新活力的處理器架構，開放的RISC-V正在催生AI原生晶片的無限可能。而在RISC-V深入高效能計算場景的過程中，打造具有更高效能與能效比，並高效融合AI增強計算能力的標杆產品至關重要。
為此，知合計算正式提出了“通推一體”架構——透過在架構層面實現通用計算與AI推理計算的高效融合，旨在打造高效能、高能效比的通用計算和高性價比AI推理能力的優勢。
高效能RISC-V CPU核，打造“標杆級產品”
為實現更高效能與能效比的通用計算能力，知合計算公佈了其高效能RISC-V CPU核心的研發進展。
據介紹，該RISC-V CPU核躋身到了高效能CPU第一陣營，能夠媲美ARM和x86最先進的產品效能，達到RISC-V領域的最強效能產品。
除了效能指標強勁以外，該CPU核還有諸多創新點：
在核心相容性方面，完全相容RVA23 Profile，支援全部81項強制和可選擴充套件，如Hypervisor、Vector Crypto、BF16、CFI、Sv57等；支援123個RISC-V官方擴充套件，涵蓋AME、AIA、CoVE、Smmtt、QoS、IOMMU、RERI等，以滿足AI計算的新需求。
同時，與其他只關注CPU核本身的產品不同，知合計算的CPU核能提供包括SoC系統和上層軟體的整體支援與交付，為產品設計流程提供適配這些擴充套件的全套工具鏈、作業系統和計算庫等軟體棧，無需二次開發就能享受到這些新擴充套件帶來的優勢。
其次，對於極少數高效能應用必需但官方規範尚不完善的功能，知合計算將透過聯合產業夥伴向社群貢獻提案，共同促進RISC-V高效能生態繁榮。
此外，在軟硬體平臺系統相容性方面也頗具優勢。孟建熠指出：“該CPU不僅核心相容RISC-V官方規範，其SoC平臺和上層軟體棧也原生相容RISC-V系統平臺的總體規範。在最新發布的RISC-V Server Platform Specification v0.8版本中，子項支援率達100%，Server SoC Specification v1.0的子項支援率為97%，且軟體棧支援BRS的全部66個子項。”
據透露，該核心現已開放效能評估和軟體適配申請，與之配套的工具鏈、作業系統以及計算庫等均已完成研發設計與適配工作。基於該高效能RISC-V核心的高階處理器產品預計將於2026年正式亮相。
從這些資料和最佳化成果表明，知合計算的高效能RISC-V CPU核已脫離“學術玩具”的標籤，凸顯出其以實際業務需求為導向、以商業化落地為目標的開發邏輯，將成為企業可直接應用部署的成熟解決方案。
知合計算堅信，只有具備更強效能、更強核心相容性和更完善的軟硬體全系統相容性的架構才能推動生態繁榮。
“通推一體”CPU產品A210，已可嚐鮮
此外，知合計算在峰會現場還公佈了其首代通推一體CPU產品“阿基米德”系列，以及阿基米德系列中針對邊緣伺服器場景的A210晶片產品。
據瞭解，阿基米德系列創新性採用了UCA統一計算架構，實現了統一記憶體和統一運算元，有助於提高計算效率和效能，為使用者提供更強大的計算能力和更最佳化的使用體驗。“通推一體”架構則實現了SoC層面高效能通用計算和AI推理能力的高效融合，相較於目前業界主流的傳統GPU/GPGPU方案，高性價比成為其核心優勢。該系列首次亮相的A210，則是一款8核CPU，並配備了12 TOPS（INT8）的AI推理算力。
孟建熠表示，阿基米德系列在AI推理場景中的高性價比優勢，源於其對不同大模型架構需求的精準適配，以及對傳統方案成本痛點的針對性突破。
當前，基於Transformer架構的傳統大語言模型，因模型引數規模龐大、計算過程中存在大量矩陣運算與特徵互動，對算力密度和記憶體頻寬提出了極高要求。為滿足這類需求，GPU/GPGPU等平行計算卡普遍採用HBM作為儲存方案。但HBM的技術特性也帶來了顯著弊端：一方面，HBM製造工藝複雜、產能有限，導致其成本居高不下；另一方面，受限於堆疊技術和功耗控制，單顆GPU能搭載的HBM容量通常有限，難以滿足超大規模模型的全量引數載入需求。而若透過“多GPU互連”來擴充套件記憶體容量，又會帶來裝置間通訊開銷增加、算力利用率下降和浪費等新問題。
這種“高頻寬依賴-HBM繫結-成本飆升+容量受限”的鏈條，使得傳統方案在AI推理場景中價效比偏低。
這種矛盾給了RISC-V一個非常好的機會。
與傳統方案不同，知合計算的阿基米德系列選擇傳統CPU中的DDR記憶體作為儲存方案。儘管DDR的頻寬和傳輸速度低於HBM，但其核心優勢恰好匹配了以DeepSeek為代表的新興MoE架構大模型的需求：MoE架構的核心特點是模型引數規模極大，但實際推理時僅啟用部分“專家模組”，這對記憶體的“容量”要求遠高於“頻寬”，且單次計算的資料流並不大。此時，DDR記憶體的“大容量”和“擴容成本低”成為關鍵優勢，既能滿足MoE模型的海量引數儲存需求，又能顯著降低硬體成本。
基於上述場景需求和RISC-V架構的靈活設計，A210晶片無需盲目追求高頻寬和大算力，而是透過記憶體架構最佳化與MoE模型的特性適配，在“算力供給-頻寬需求-記憶體容量”之間找到了更優平衡點，同時避免了效率損耗和冗餘成本。這種按需匹配的設計，能夠實現AI推理場景下的高性價比優勢——以更低成本提供滿足實際需求的推理能力。
當前A210晶片已完成回片和內部測試，即將對開發者、合作伙伴和客戶提供樣片測試申請，後續將繼續推進其商業化落地和實際應用場景的部署。
聚焦“弱生態市場”：
以場景破局推動RISC-V生態落地
據介紹，知合計算的阿基米德系列產品能夠覆蓋從邊緣伺服器到雲端伺服器的廣泛場景，為包括影片編解碼、加解密計算、AI大模型推理、資料儲存等豐富的計算應用提供高效能、高能效比、高性價比的算力基礎設施。
知合計算透過針對性最佳化和增強，使得RISC-V在這些應用場景的相關指標可達到甚至超越業界先進水平，助推RISC-V處理器能夠在高效能計算領域順利落地和應用。
與此同時，知合計算還圍繞匯流排互聯、多核和QoS等方面進行了顯著最佳化；安全方面則採用基於CoVE的高效能軟硬體系統安全平臺，為產品效能與安全特性提供全新保障。
不僅如此，其軟硬體SoC全系統原生支援RISC-V CoVE和RAS規範，可提供整體解決方案，並配備豐富的除錯與效能分析工具。透過打通軟硬體及前後端開發流程體系，能夠快速評估新擴充套件、新功能的效能收益和PPA成本，在實現有競爭力頻率指標的同時，還能將面積和功耗控制在優秀水平。
這一系列突破為RISC-V在高效能計算領域的應用築牢了基礎，也為其引領高效能計算軟硬體生態發展注入了強勁動力。
選擇上述四大應用場景作為突破口，背後蘊含著知合計算對RISC-V生態建設的深刻考量。
孟建熠向筆者表示：“談及RISC-V的生態建設，軟體層面的短板始終是行業繞不開的挑戰。”面對這一現實，知合計算選擇了一條“避實就虛”的場景化突圍路徑——聚焦對軟體生態依賴度較低的“弱生態市場”率先發力。
以大模型推理場景為例：主流演算法的核心運算元僅需適配十餘個，例如知合計算的產品已實現對滿血版DeepSeek R1的適配，完成後即可直接應用於DeepSeek一體機，無需大規模投入其他軟體適配工作，與 PC、平板等需要海量軟體支撐的場景形成鮮明對比。
這種策略的核心邏輯在於，透過在特定場景推出成熟可用的標杆產品，先建立市場信心，再逐步吸引下游軟體廠商與產業鏈夥伴主動參與適配。正如知合計算一直踐行的“場景落地-生態完善-更多場景落地”的正向迴圈。
從行業視角看，這種以場景破局、以標杆產品撬動生態協同的思路，正在為RISC-V軟體生態的漸進式成熟提供切實可行的路徑，也讓外界對其在高效能領域的落地前景更添期待。
以商業化落地為錨點，
知合計算的差異化突圍之路
RISC-V要真正進入高效能市場，標杆案例的建立是關鍵一步。這一案例不僅要證明技術可行，還要能吸引更多企業和開發者加入生態建設，推動市場接受度和生態成熟。
知合計算此次公佈的高效能RISC-V標杆產品，透過架構創新與場景化適配，在效能、生態和商業化落地等維度實現全面突破，可以視為啟用行業生態的關鍵變數。
孟建熠認為，這一案例將不僅是技術的勝利，更是信心的象徵。其核心價值在於透過“標杆引領”打破行業發展瓶頸，重新定義RISC-V的技術上限。
而這種引領作用將觸發滾雪球式的正向迴圈，當效能可對標ARM、x86的RISC-V產品落地，則將徹底改變外界對RISC-V“僅適用於低效能場景”的認知，吸引更多軟硬體廠商、開發者加入生態建設，最終推動RISC-V進入百花齊放的產業化階段。
這一路徑恰與ARM、x86透過標杆產品構建生態壁壘的成功經驗形成呼應。
唯有更多企業投身高效能RISC-V的技術探索與產品落地，才能推動生態從“概念驗證”走向“規模商用”，讓RISC-V真正具備與傳統架構分庭抗禮的產業競爭力，重構全球CPU產業格局。
在RISC-V高效能計算賽道的激烈競爭中，知合計算雖非最早入局者，卻憑藉對“商業化落地”的極致聚焦，走出了一條“後發先至”的差異化路徑。
知合計算從成立之初便將重心鎖定在產品的實際落地能力上。其團隊在晶片外圍設計、互連技術、快取最佳化等底層細節，以及除錯工具包、軟硬體交付配套工具鏈等生態支撐環節持續深耕，構建起從CPU核到終端產品的完整技術鏈條。
這種以商業化可行性為標尺的策略，讓知合計算的每一步研發都緊扣“產品可用、生態能接、市場認可”的實際目標，使其技術成果能快速轉化為可落地的產品。對於RISC-V這樣的新興賽道而言，這種“落地優先”的務實路線，或許正是後來者實現彎道超車的關鍵所在。
RISC-V破局高效能：
生態共生與產業共盛
綜合來看，RISC-V向高效能場景的突破已是大勢所趨。
在知合計算看來，RISC-V的未來走向清晰而關鍵：若能在高效能領域站穩腳跟，將與ARM、x86形成三足鼎立的全球計算架構格局；反之則可能在技術迭代的浪潮中逐漸淡出歷史舞臺。
而決定這一走向的核心，就在於能否形成“滾雪球式”的生態正向迴圈。
作為深耕RISC-V賽道的重要參與者，知合計算將以推動這一正向迴圈為目標，透過持續打磨高效能標杆產品為生態注入動能，助力RISC-V在高效能計算賽道上實現從“跟跑”到“並跑”乃至“領跑”的跨越。
要實現這一跨越，離不開全行業的協同發力。知合計算強調，標準話語權與生態共建能力是RISC-V向高效能領域突圍的核心關卡，國內廠商要凝聚產業合力，共同探索破局路徑。
孟建熠呼籲：“國內廠商要抱團取暖，以集體力量提升RISC-V國際標準話語權。” 他強調，標準的走向將直接決定技術路線的適配性與生態紅利的分配，唯有深度參與核心標準的制定，才能讓技術規則更貼合本土產業需求，從而真正享受到開源生態帶來的發展紅利。
而要實現這一目標，當前國內RISC-V產業的核心命題在於“合作大於競爭”。唯有構建“競合共生”的產業生態，讓技術創新在協同中加速迭代，才能推動RISC-V在高效能領域實現突破性進展，為本土算力產業開闢出一條自主可控的全新路徑。
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
END
今天是《半導體行業觀察》為您分享的第4098期內容，歡迎關注。
推薦閱讀
加星標⭐️第一時間看推送，小號防走丟
求點贊
求分享
求推薦
