研究人員開發出新型AI加速器硬體平臺，能以更低能耗處理大量計算任務。

AI正以驚人的速度改變各行各業，隨之而來的是，深度學習技術和海量資料的處理對它的算力也提出了極高的要求。如今，AI訓練大多依賴圖形處理器（GPU）來完成繁重的計算任務，其龐大的算力需求與巨大的能耗，已成為了AI發展的“隱形負擔”。

近期發表在IEEE Journal of Selected Topics in Quantum Electronics上的研究（https://ieeexplore.ieee.org/document/10835188/），提出了一種全新的解決方案：使用光子積體電路（PIC）來打造新型AI加速平臺。與傳統GPU架構相比，該平臺具有更高的可擴充套件性與能效。該研究由惠普實驗室資深研究者Bassem Tossoun博士主導，展示了使用III-V族化合物半導體材料的PIC如何高效執行AI計算任務。該光子AI加速器採用光神經網路（ONN）傳輸和處理資訊，而非電子分散式神經網路（DNN），這就意味著：執行速度更快，能耗更低，幾乎沒有訊號損耗。

Tossoun博士表示： “製造矽光子器件並非難事，但將其應用於複雜的大規模積體電路中仍存在侷限。而我們研發的平臺可以作為未來光子加速器的核心元件，具備遠超現有技術的擴充套件性與能效表現。”

研究團隊採用“異質整合”工藝，把矽光子技術和III-V族半導體材料“拼”在一起，實現了雷射器和光放大器的晶片內整合，以此減少光損耗並提升可擴充套件性。

具體流程如下：以塗有400 nm厚矽層的“絕緣體上矽”（SOI）晶圓為基底，依次進行光刻、幹法刻蝕，以及金氧半導體電容器（MOSCAP）與雪崩光電二極體（APD）的摻雜。隨後，透過選擇性生長矽與鍺，形成APD的吸收層、電荷層與增益層。接著，透過“芯粒對晶圓鍵合” 技術，將III-V族化合物半導體（如InP或GaAs）整合至矽基平臺，並新增薄柵氧化層（Al₂O₃或HfO₂）以提高器件效率，最後沉積厚介電層以實現封裝並提升熱穩定性。

這種獨特的光子平臺，可以在一塊晶片上整合構建光神經網路所需的全部核心器件，實現晶圓級的一體化製造。這些器件包括片上雷射器、光放大器、高速光探測器、節能調製器，以及具備記憶功能的相位調控器等。未來，該平臺將助力資料中心承載更多AI計算任務，併為多個待最佳化問題提供解決方案。

這一平臺有望解決當前AI晶片在計算能力和能耗方面的難題，為未來打造更高效穩健且可持續的AI加速硬體奠定基礎！

參考資料

原文標題：面向節能AI/ML加速器的大規模整合光子器件平臺

期刊名稱：《IEEE量子電子精選期刊》

DOI：10.1109/JSTQE.2025.3527904，https://ieeexplore.ieee.org/document/10835188

新聞稿來源：IEEE光子學會

媒體聯絡人：Kristen Amoroso

郵箱：[email protected] 

地址：美國新澤西州

電話：+1(732) 562-6694