背面供電，要來了

👆如果您希望可以時常見面，歡迎標星🌟收藏哦~

背面供電被稱為遊戲規則改變者——一項突破性技術，也是 CMOS 縮放的下一個偉大推動者。

它有望帶來顯著的PPA改進，包括更快的開關速度、更低的電壓降和更低的電源噪聲。儘管晶圓極度減薄、晶圓鍵合以及前端多層工藝堆疊導致的光刻圖案變形對前端工藝造成了重大幹擾，但它仍有望在2奈米節點以下實現這些優勢。

儘管面臨這些挑戰，領先的代工廠仍在不斷取得進展。英特爾目前正在利用其 PowerVia 技術提高其 18A 節點的良率。臺積電預計將於 2026 年在其 N16 節點上實現其用於 HPC 應用的 Super Power Rail 技術。三星正在研發 BPDN 技術，但尚未公佈具體的量產時間表。

背面供電將電源轉移到晶圓背面，只留下訊號透過正面互連進行傳輸。從根本上講，它就是將電力直接輸送到需要的地方。

“我們希望為電晶體提供更優質的供電，”imec 高階研究員、研發副總裁兼 3D 系統整合專案總監 Eric Beyne 表示。“因此，我們並沒有像瀑布一樣將電源向上穿過 15 層的後端堆疊，避免高阻抗和電阻損耗，而是將電源放置在靠近電晶體的下方。這樣可以更有效地解耦前端器件。”

巧妙地將供電網路與資料傳輸分離，對高效能計算 (HPC) 裝置尤其有利。背面供電解決了日益嚴重的寄生電壓 (IR) 降問題，該問題會大幅降低產品效能，並且會隨著工藝節點的推進而惡化。背面供電網路 (BPDN) 透過在背面使用略粗、電阻更低的線路供電，而非低效的正面供電方式，由於電壓下降更少，可將功耗降低高達 30%。矽片正面互連線可騰出空間，僅用於佈線訊號互連，並且由於昂貴的 EUV 光刻步驟更少，成本甚至可以更低。

英特爾副總裁兼互連和記憶體技術整合總監 Kevin Fischer 表示：“直接採用背面供電具有巨大的成本效益，因為成本的最大驅動因素是光刻工序。如果將間距推到極限，就必須切換，例如從 193nm 浸沒式工藝切換到 EUV 工藝，或者從 EUV 工藝切換到間距加倍方案。我們完全採用正面直接印刷，無需進行間距劃分，這意味著所有層都只需進行一次溝槽加工和一次通孔加工。雖然背面仍然需要新增層，但這些是幾百奈米厚的粗金屬線，因此相對便宜。”

儘管如此，背面電源技術為晶圓廠帶來了全新的裝置，例如晶圓研磨系統，它可以大幅減薄矽晶圓（至<100奈米），以及晶圓間鍵合系統。“這涉及許多新裝置，例如晶圓鍵合和晶圓研磨，這在半導體行業並不常見，”Fischer說道。“此外，你還必須進行前後對準。這些工藝我們以前從未做過。”

除了掌握這些工藝之外，背面供電還引入了全新的應力分佈，必須加以管理。例如，背面金屬化和矽通孔 (TSV) 中使用的不同材料之間的熱膨脹失配會產生機械應力，從而可能影響電晶體的特性。有團隊最近利用虛擬製造技術開展了一項研究，結果表明，與傳統的正面連線方案相比，背面直接連線方案會給環柵電晶體帶來顯著的額外應力。

轉向背面供電對設計和製造都產生了重大影響。“一個很大的好處是，你可以釋放大量原本會被電源佔用的佈線資源，” Synopsys高階產品經理 Jim Schultz 表示。“但是，要利用所有這些額外的訊號佈線，需要 EDA 方面進行大量的改造，因為幾十年來我們一直採用一種方式——試圖最大限度地提高電源和訊號佈線的效率。這是一個巨大的改變。”

另一方面，佈線選項也更多了。“由於佈線資源豐富，額外的自由度應該會讓問題更容易解決，”Schultz 指出。“例如，可以透過在導線之間增加兩倍間距來減少交叉耦合。這有助於改善電磁效能。如果我有兩條訊號線相鄰，我可以將其分開，從金屬 3 到金屬 5，再以馬蹄形佈線。所以，有了新的選擇。”

其他人也表示贊同。“從設計角度來看，這確實有很大好處，”菲舍爾說。“我們發現佈線工具的易用性得到了提升，因為它們無需連線電網即可執行。而且，由於我們可以直接列印所有金屬層，我們無需處理通常非常複雜的間距劃分規則。”

更直接的電力輸送也能提高電力利用率。“透過提高電力利用率，有源電晶體的密度可以得到更好的擴充套件，”英特爾的菲舍爾說道。“電力利用率取決於每個單元所能獲得的電力，這可以更有效地利用晶圓上的電晶體。與不使用背面供電相比，使用背面供電後，電晶體的利用率提高了約 10%。”

背面供電方案提供了正面金屬間距的一次性放寬，這可能有助於延遲一個或兩個節點用低電阻金屬（例如細間距層中的釕）替換銅互連。

通孔製造和矽晶圓減薄

與任何顛覆性半導體技術一樣，要驗證新的工藝配方、實現良率提升，並最終實現量產，仍需克服諸多挑戰。對於背面功率，這些挑戰包括：

矽通孔（TSV）的蝕刻和填充；
將器件晶圓與載體晶圓鍵合，然後進行極度晶圓減薄；
Precise via reveal；
將背面互連與 TSV 對齊，然後完成背面金屬堆疊和重分佈層 (RDL)。

圖 1：首先製作電晶體和電源過孔（a），然後進行多層正面金屬化和電介質密封（b），鍵合至矽載體（c），最後進行背面電源處理

隨著先進的背面供電方案（目前有三種）的出現，這些工藝變得越來越困難。第一種方案稱為帶電源軌的 BPDN，本質上是將背面電源軌上的過孔向上連線到 CMOS FET 周圍，再向下連線到頂部觸點。電源軌方法最初由 imec 於 2019 年開發，對前端器件的電流乾擾最小。

第二種方法通常稱為電源過孔，它稍微複雜一些，過孔從正面延伸到正面觸點，比電源軌具有更大的微縮優勢。英特爾的 PowerVia 工藝流程（見圖 1）已經開發了大約 10 年。

第三種方法，即直接連線，實現起來最具挑戰性，但它也能帶來最佳的效能和微縮優勢。在該方案中，背面通孔從下方直接接觸電晶體的源極或漏極，這意味著晶圓需要進行減薄和蝕刻，直到幾乎沒有矽襯底（10奈米）剩餘為止。

過去幾年，Imec 一直在探索直接連線方案。“我們的背面供電方案已從 CFET 和奈米片發展到直接接觸，”Beyne 說道。“我們的想法是直接在背面接觸源極/漏極，這意味著必須嚴格控制所有公差才能有效實現這一點。對於我們最初的背面供電方案和最初的 TSV，如果在經過所有變形後，光刻工藝中覆蓋了 20 奈米的層厚，那就行得通了。但例如，如果要接觸柵極，則需要 3 奈米左右的層厚。”

光刻工具補償這些變形的方法是透過在每個光罩區域進行校正，使背面連線與矽通孔 (TSV) 對齊。“在此期間，你已將晶圓鍵合到另一片晶圓上，移除了矽襯底，完成了晶圓鍵合操作——這可真是個‘折磨’，”Beyne 說道。“如果你期望電晶體位於你預想的位置，那可能並非如此，因為所有這些工藝步驟都會扭曲晶圓。因此，你需要透過測量已知的位移來校正光刻，檢視接觸點應該位於的位置；如果接觸點不在，則朝正確的方向進行校正。令人驚訝的是，這種方法有效。”

其他變化

晶圓背面採用金屬層的挑戰之一是晶片除錯更加困難，因為除錯通常需要透過矽片背面進行。“我們確實失去了一些功能，比如可以進入晶片內部進行微調或斷開電晶體，”Fischer說。“但工程師們很聰明。這很大程度上是因為背面具有高度冗餘。所以，即使需要切掉一些東西，在除錯時仍然可以確保充足的電力輸送。我們能夠將除錯過程縮短到一天半。”

此外，背面整合方法可能會影響有源器件內的應力分佈，從而可能改變電晶體的電氣特性。例如，背面金屬化和矽通孔 (TSV) 引起的機械應力會影響環柵電晶體 (GAT) 中的溝道應變，從而直接影響載流子遷移率和驅動電流。

“模擬這些新的應力分佈非常重要，因為應力在器件的 x、y 和 z 方向上會發生變化。應力管理是半導體器件效能的關鍵因素，尤其是在諸如環柵 (GAA) 電晶體等先進電晶體架構中，”Lam Research 半導體工藝和整合高階工程師 Sam Sarkar 表示。他強調了晶圓減薄和 TSV 形成對應力分佈和光刻對準的影響。“這些工藝在晶圓處理、對準精度和熱預算管理方面帶來了新的挑戰。”

在晶圓鍵合到載體晶圓之前和之後保持晶圓平整也非常困難。“如果你有兩片平坦的晶圓，它們在鍵合後就不會平整了，因為鍵合過程中會產生變形，”imec 的 Beyne 說道。“鍵合機使用了一些技巧，比如在鍵合過程中彎曲晶圓，這樣你做的其實是相反的，當晶圓從鍵合機出來時，它們實際上是平的。但是，如果你將晶圓減薄——這是必須的——那麼這片晶圓的彎曲程度就是兩片初始晶圓彎曲程度的總和。所以你必須確保從兩片相當平坦的晶圓開始。起點越平坦，最終效果越好。”

除此之外，採用背面供電後，晶片產生的熱量不再是單向的。在傳統的正面全金屬化的晶片中，熱量主要透過矽片散發到散熱器和外部。“使用背面PDN，在連線散熱器的矽片和器件之間會有一個後端線路。因此，由於靠近器件的地方存在這些導熱性較差的層，因此會造成一定的熱損失。如果能設計出更好的背面層來散熱，就能彌補這一劣勢，”Beyne說道。“這更多的是區域性熱點問題，需要將熱量分散到更大的區域，以便於控制。”

結論

背面供電似乎已準備好在 2nm 以下邏輯器件中實現，尤其是高功率、高效能器件，其中 BPDN 可以在更快的開關速度、更低的電壓下降和更高的功率效率方面發揮最大的優勢。

克服工藝挑戰需要極致晶圓減薄、晶圓鍵合、正反面互連對齊，以及學習如何除錯先進器件。一旦第一代背面供電網路 (PSN) 實現，晶片製造商將面臨一項艱鉅的任務：將電源直接連線到電晶體源極/漏極。這將給亞奈米工藝帶來一系列全新的挑戰。

參考連結

https://semiengineering.com/backside-power-delivery-nears-production/

END

👇半導體精品公眾號推薦👇

▲點選上方名片即可關注

專注半導體領域更多原創內容

▲點選上方名片即可關注

關注全球半導體產業動向與趨勢

*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。