南大錢超團隊攻克百億電晶體難題，斬獲EDA頂會2025最佳論文！AI學院本碩博生聯手

新智元報道

編輯：編輯部 HYZ

【新智元導讀】南大AI學院錢超教授團隊，榮獲EDA頂會2025最佳論文獎！其中，論文一作、四作、五作都是南大人工智慧學院的本碩博生。晶片設計領域的傳統難題——如何為多達百億量級電晶體設計最優佈局，從此有了一種巧妙的全新方法。

據南京大學人工智慧學院網站報道，南大LAMDA組錢超教授團隊在DATE 2025發表的晶片設計最佳化論文「Timing-Driven Global Placement by Efficient Critical Path Extraction」獲會議最佳論文獎。

電子設計自動化（Electronic Design Automation，EDA）是晶片設計的基石產業，被譽為「晶片之母」。

歐洲設計自動化與測試會議（Design, Automation and Test in Europe Conference，DATE）是EDA領域的頂級國際學術會議。

本次DATE 2025最佳論文第一作者侍昀琦、第四作者林熙、第五作者薛軻分別是南京大學人工智慧學院的碩士生、本科生和博士生，錢超教授為通訊作者，論文與華為諾亞方舟實驗室合作完成。

論文：https://www.lamda.nju.edu.cn/qianc/DATE_25_TDP_final.pdf

開源：https://github.com/lamda-bbo/Efficient-TDP

在晶片設計領域，為多達百億量級電晶體設計最優佈局，一直是一個難解的技術難題。傳統的佈局方法要麼選擇快速但不夠精準的網線加權方案，要麼採用精確但運算量巨大的路徑最佳化方法。

就像在一個擁擠的城市規劃新的交通路線,既要考慮道路長度，又要確保交通暢通，面臨精度與效率、區域性與整體的衝突。這個兩難困境一直困擾著晶片設計行業。

該論文提出了一種全新的時序驅動佈局方法，巧妙地將效率和精度統一起來：

經典開源時序分析工具OpenTimer 使用O(n^2)複雜度的演算法提取top-n條時序違例路徑，且不支援基於違例端點的路徑分析。該論文針對每個違例端點提取其top-n條違例路徑，不僅能覆蓋所有時序違例端點，還將提取n條違例路徑的複雜度降至O(n)，在時序分析中能夠實現6倍加速。這個創新方法的核心在於「智慧關鍵路徑提取」技術，它能夠快速定位需要最佳化的關鍵路徑，將分析速度提升了6倍。
傳統的基於線網的加權方案對於高扇出線網經常帶來不必要的權重，從而過度最佳化許多不涉及時序違例的路徑。論文提出了基於引腳間吸引力的精確指標，透過精確捕捉時序違例路徑上的引腳對來建模時序資訊，在顯著提升時序指標的同時，幾乎不造成整體線長的損失。
常用的時序模型RC Delay Model中，線網延時與其長度的平方成正比。論文首次提出將引腳間歐式距離的平方作為損失函式，並在GPU上實現了前向、反向傳播的加速。較以往常用損失函式，在關鍵時序指標TNS和WNS上分別提升50%和30%。

圖1：基於引腳間吸引力的時序目標建模

論文在ICCAD-2015競賽資料集上進行了廣泛的對比，相較於最先進的開源佈局演算法DREAMPlace 4.0做到了全部8個晶片的顯著領先，特別是在TNS指標上達到60%的平均提升。

相較於SOTA方法Differentiable-TDP和Distribution-TDP演算法分別達到50%和40.5%的TNS平均提升。

圖2：時序和線長指標的實驗結果

審稿人高度評價該工作，稱「結果令人印象非常深刻，超過了所有先進工作」（「The results are very impressive, outperforming all state-of-the-art works」），取得顯著提升（「significant improvements」）。

DATE自1994年創辦以來已舉辦31屆，今年將於3月31日至4月2日在法國里昂召開。DATE今年收到逾1200篇投稿，錄用率約25%，共評選出4篇最佳論文獎（獲獎率僅0.3%）。

近期，AI技術在晶片設計中的應用受到了國際上高度關注。Google在Nature提出AlphaChip，應用於TPU設計，而多家EDA頭部廠商也推出了AI賦能的EDA產品。晶片設計流程冗長複雜，存在大量複雜最佳化問題。

作為人工智慧的重要研究分支，演化演算法受達爾文進化論啟發，透過模擬「交叉變異」和「自然選擇」行為，可用於求解機器學習中複雜最佳化問題，但這類演算法幾乎純粹是「啟發式」：在不少情況下有效, 但為何奏效、在何種條件下奏效卻並不清楚。

LAMDA組周志華教授帶領俞揚教授和錢超教授長期努力，希望能夠建立起相應理論基礎，並對演算法設計給出指導；2019年他們在Springer出版專著《Evolutionary Learning: Advances in Theories and Algorithms》，總結了他們在該方向上過去二十年的主要工作，並於2021年出版中文版《演化學習：理論與演算法進展》。

基於這些長期理論研究，LAMDA組近期針對晶片設計中的複雜最佳化問題設計出了多個原創領先演算法，如：

針對晶片宏元件佈局問題，該團隊在NeurIPS’23發表的工作「Macro Placement by Wire-Mask-Guided Black-Box Optimization」較Google在Nature’21提出方法的佈線長度縮短80%以上，並獲得ACM SIGEVO Human-Competitive Results獎；
針對晶片全域性佈局問題，該團隊在DAC’24發表的Poster工作「Escaping Local Optima in Global Placement」透過變異運算元緩解了當前解析式佈局器易於陷入區域性最優的問題，進一步提升晶片佈線長度指標15%；
針對晶片宏元件佈局問題，該團隊在NeurIPS’24發表的工作「Reinforcement Learning Policy as Macro Regulator Rather than Macro Placer」提出了新的基於強化學習的問題建模，透過訓練策略對已有佈局進行高效微調而不是從頭擺放，保證了宏元件佈局的貼邊和規整，在時序和擁塞等指標上均取得了一致的顯著提升；
針對晶片宏元件佈局問題，該團隊在DAC’25發表的工作「ReMaP: Macro Placement by Recursively Prototyping and Periphery-Guided Relocating」將大量專家知識引入演算法，優化了宏元件和標準元件的資料流，更加符合工業界的實際需求，較當前最先進的開源EDA工具OpenROAD的方法，提升晶片最終時序指標超65%；
若干技術在華為海思落地驗證，包括攻克華為「揭榜掛帥」難題「EDA專題難題：超高維空間多目標黑盒最佳化技術」，將晶片暫存器尋優效率平均提升22.14倍等。